[发明专利]栅极驱动器及应用其的显示驱动器

权利要求书

1.一种栅极驱动器，应用于一显示面板，用以驱动该显示面板中的k个像素 列，k为大于1的自然数，该栅极驱动器包括：

一移位寄存器电路，用来根据一第一起始信号及一第二起始信号，以于一扫 描期间中输出一第i个第一移位信号及一第j个第二移位信号，该第i个第一移位 信号及该第j个第二移位信号分别与该k个像素列中一第一像素列及一第二像素列 对应，i与j为小于或等于k的自然数，其中所述移位寄存器电路包括：

一第一移位寄存器单元，包括k个彼此串联的第一级电路，用以根据 该第一起始信号产生k个第一移位信号；及

一第二移位寄存器单元，包括k个彼此串联的第二级电路，用以根据 该第二起始信号产生k个第二移位信号；

其中，i与j为小于或等于k的自然数；

一输出逻辑电路，耦接至该移位寄存器电路，受控于一第一输出致能信号及 一第二输出致能信号，以于该扫描期间的一数据写入子期间中提供该第i个第一移 位信号做为一第一扫描信号输出，并在该扫描期间的一插黑子期间中提供该第j个 第二移位号做为一第二扫描信号输出，以分别驱动该第一像素列及该第二像素列；

其中，该数据写入子期间及该插黑子期间是彼此错开；

一信号分解电路，用来接收一多电平起始信号，并根据一第一致能电平与一 第二致能电平，以将该多电平起始信号分解为该第一起始信号以及该第二起始信 号；以及

一信号合成电路，用以根据第k个第一移位信号，使一输出多电平起始信号 具有该第一致能电平，并根据第k个第二移位信号，以使该输出多电平起始信号具 有该第二致能电平。

2.根据权利要求1所述的栅极驱动器，其特征在于，该输出逻辑电路包括k 个输出逻辑单元，分别与该k个像素列对应，各该k个输出逻辑单元包括：

一第一逻辑门，根据致能的该第一输出致能信号提供对应的第一移位信号；

一第二逻辑门，根据该第二输出致能信号提供对应的第二移位信号；及

一输出逻辑门，对该第一及该第二逻辑门提供的第一及该第二移位信号进行 逻辑相加，以产生对应的扫描信号。

3.根据权利要求1所述的栅极驱动器，其特征在于，该信号分解电路包括：

一第一比较器，用以在该多电平起始信号的电平高于一高电平参考电压时提 供该第一起始信号；

一第二比较器，用以在该多电平起始信号的电平高于一低电平参考电压时提 供一逻辑信号；及

一逻辑电路，用以对该第一起始信号的一反相信号及该逻辑信号进行逻辑与 运算，以得到该第二起始信号。

4.根据权利要求1所述的栅极驱动器，其特征在于，该信号合成电路包括：

一第一延迟电路及一第二延迟电路，分别延迟第k个第一移位信号及第k个 第二移位信号一延迟时间，以分别提供一第一延迟信号及一第二延迟信号；

一第一组逻辑电路，于该第一延迟信号与第k个第一移位信号均为致能时提 供一第一内部信号，并于该第一延迟信号与第k个第一移位信号任一为致能时提供 一第一致能信号；

一第二组逻辑电路，于该第二延迟信号与第k个第二移位信号均为致能时提 供一第二内部信号，并于该第二延迟信号与第k个第二移位信号任一为致能时提供 一第二致能信号；

一第一三态缓冲器，于该第二致能信号致能时，根据该第一内部信号，使该 多电平起始信号具有该第一致能电平；及

一第二三态缓冲器，于该第一致能信号致能时，根据该第二内部信号，使该 多电平起始信号具有该第二致能电平。