[发明专利]三维阵列半导体存储设备及其修复方法

说明书

优先权

本申请要求于2008年1月15日向韩国知识产权局提交的韩国专利申请No.10-2008-0004552的优先权，其主题通过引用而被合并于此。

技术领域

本发明实施例涉及半导体存储设备，更具体地，涉及具有三维(3D)阵列结构的非易失性存储设备，并提供修复3D阵列的手段和方法。

背景技术

随着半导体制造技术的发展，对高密度存储器的需求不断增长。例如，在具有三维(3D)阵列结构的存储设备(此后称为“3D存储设备”)中可以提供高密度存储器。已经有多种实现3D存储设备的方法，例如，题为“Three-Dimensional Read-Only Memory(三维只读存储器)”的美国专利No.5,835,396(1998年11月10号出版)、题为“Vertically Stacked FieldProgrammable Nonvolatile Memory and Method of Fabrication(垂直堆叠现场可编程非易失性存储器及制造方法)”的美国专利No.6,034,882(2000年3月7号出版)、以及题为“Word Line Arrangement Having Segmented Word Lines(具有分段字线的字线排列)”的美国专利No.7,002,825(2006年2月21号出版)，这些全部通过引用的方式而被合并于此。

3D存储设备包括在多个半导体材料层中形成的存储单元阵列。半导体材料层可以包括公知的硅衬底和顺序地堆叠在硅衬底上的层。使用各种工艺技术来堆叠这种层和衬底。为了屏蔽在堆叠的衬底或层之间的电子特性的偏差，人们正在将多种技术应用于3D存储设备。因此，为了减少在堆叠的衬底或层上所形成的存储单元之间以及在非堆叠的衬底或层上所形成的存储单元之间的电子偏差，必须考虑技术升级。

3D存储设备的出现非常有利于面积受限的存储设备扩大存储容量。因此，为了高效地操作和驱动3D存储设备，有必要优化3D存储设备的特性，包括在多层衬底中所加工的存储单元。例如，对有缺陷的存储单元的修复操作对于功能可靠性是重要的。

发明内容

本发明的一个方面提供非易失性存储设备，包括三维(3D)单元(cell)阵列、列选择电路和熔丝块。3D单元阵列包括位于相应堆叠的衬底层中的多个单元阵列，该单元阵列共享位线。列选择电路选择包含在3D单元阵列中的存储单元。熔丝块控制列选择电路利用位于3D单元阵列中的多个冗余位线之一来修复有缺陷的列。

本发明的另一个方面提供非易失性存储设备，包括3D单元阵列、列选择电路和熔丝块。3D单元阵列包括位于相应堆叠的衬底层中的多个单元阵列，该单元阵列共享位线。列选择电路选择与3D单元阵列相连的位线。熔丝块控制列选择电路响应于与衬底层对应的层地址和列地址、利用位于3D单元阵列中的冗余位线之一来修复有缺陷的列。3D单元阵列进一步包括：第一存储单位(unit)，与衬底层相对应并且被连接到第一位线；第二存储单位，与衬底层相对应并且被连接到第二位线；以及冗余存储单位，与衬底层相对应并且被连接到冗余位线。

本发明的另一个方面提供非易失性存储设备，包括3D单元阵列、列选择电路和熔丝块。所述单元阵列包括在相应堆叠的衬底层中所形成的多个单元阵列，该单元阵列共享位线。列选择电路选择与3D单元阵列相连的位线。熔丝块控制列选择电路响应于列地址、利用位于3D单元阵列中的冗余位线来修复缺陷列。3D单元阵列进一步包括：多个第一存储单位，与衬底层相对应并且被连接到第一位线；多个第二存储单位，与衬底层相对应并且被连接到第二位线；多个第一冗余存储单位，与衬底层相对应并且被连接到第一冗余位线；多个第二冗余存储单位，与衬底层相对应并且被连接到第二冗余位线。

本发明的另一个方面提供非易失性存储设备，包括3D单元阵列、多个行译码器和熔丝块。3D单元阵列包括位于堆叠的衬底层中的多个单元阵列。行译码器对应于单元阵列并且选择单元阵列的存储块。熔丝块控制行译码器利用位于单元阵列中的冗余存储块来修复单元阵列中的有缺陷的存储块。

本发明的另一个方面还提供非易失性存储设备，包括3D单元阵列、多个行译码器和熔丝块。3D单元阵列包括在相应堆叠的衬底层中的多个单元阵列。行译码器对应于衬底层并且从单元阵列中选择存储块。熔丝块控制行译码器利用含有单元阵列之一的衬底层的冗余存储块来修复单元阵列中的有缺陷的存储块。