[发明专利]一种制作堆叠薄膜的方法

权利要求书

1.一种制作堆叠薄膜的方法，包含：

提供半导体基底；

形成堆叠薄膜于该半导体基底上，该堆叠薄膜包含多个介电层；

覆盖硬掩模于该堆叠薄膜上；

部分去除该硬掩模及该堆叠薄膜最底层介电层以上的所有该介电层中未被硬掩模盖住的部分；以及

部分去除该堆叠薄膜中最底层的该介电层。

2.如权利要求1所述的方法，其中所述介电层包含氧化物、氮化物、氮氧化物、金属氧化物、或上述组合。

3.如权利要求1所述的方法，其中该堆叠薄膜包含氧化层-氮化层-氧化层结构。

4.如权利要求3所述的方法，其中部分去除该硬掩模及该堆叠薄膜最底层介电层以上的所有介电层中未被硬掩模盖住的部分的步骤包含去除该氧化层-氮化层-氧化层结构中的氧化层-氮化层。

5.如权利要求3所述的方法，其中去除该堆叠薄膜中最底层的该介电层的步骤包含去除该氧化层-氮化层-氧化层结构中的氧化层。

6.如权利要求1所述的方法，另包含利用干蚀刻工艺来去除部分该硬掩模及该堆叠薄膜中最底层介电层以上的所有介电层中未被硬掩模盖住的部分。

7.如权利要求1所述的方法，另包含利用湿蚀刻工艺来去除该堆叠薄膜中最底层的该介电层。

8.如权利要求1所述的方法，另包含利用硫酸与过氧化氢混合物(sulfuric acid-hydrogen peroxide mixture，SPM)来去除该硬掩模。

9.如权利要求1所述的方法，另包含现场(in-situ)去除该堆叠薄膜中最底层的该介电层的步骤及利用该硫酸与过氧化氢混合物来去除该硬掩模。

10.如权利要求1所述的方法，其中该硬掩模包含氮化硅层。

11.如权利要求1所述的方法，其中该堆叠薄膜的厚度介于100埃至300埃。

12.一种制作集成电路的方法，包含：

提供半导体基底，该半导体基底上定义有存储器区与逻辑区；

形成堆叠薄膜于该半导体基底上的该存储器区及该逻辑区，该堆叠薄膜包含多个介电层；

覆盖硬掩模于该存储器区及该逻辑区的该堆叠薄膜表面；

部分去除该存储器区的该硬掩模及该堆叠薄膜最底层介电层以上的所有介电层中未被硬掩模盖住的部分以及完全去除该逻辑区的该硬掩模及该堆叠薄膜最底层介电层以上的所有介电层；

部分去除该存储器区的该堆叠薄膜最底层的该介电层及完全去除该逻辑区的该堆叠薄膜最底层的介电层；

去除该存储器区的该硬掩模；以及

形成晶体管于该逻辑区。

13.如权利要求12所述的方法，其中形成该晶体管于该逻辑区的步骤另包含：

覆盖栅极氧化层与多晶硅层于该存储器区及该逻辑区；

部分去除该存储器区的该多晶硅层、该栅极氧化层与该堆叠薄膜最上层的介电层及部分去除该逻辑区的该多晶硅层与该栅极氧化层；

分别形成侧壁子于该存储器区的该多晶硅层、该栅极氧化层与该堆叠薄膜最上层的介电层侧壁及该逻辑区的该多晶硅层与该栅极氧化层侧壁；以及

形成源极/漏极区域于该逻辑区的该多晶硅层两侧的该半导体基底中。

14.如权利要求13所述的方法，其中该多晶硅层的厚度介于1300埃至2500埃。

15.如权利要求12所述的方法，其中所述介电层包含氧化物、氮化物、氮氧化物、金属氧化物、或上述组合。

16.如权利要求12所述的方法，其中该堆叠薄膜包含氧化层-氮化层-氧化层结构。

17.如权利要求16所述的方法，其中部分去除该存储器区的该硬掩模及该堆叠薄膜最底层介电层以上的所有介电层中未被硬掩模盖住的部分以及完全去除该逻辑区的该硬掩模及该堆叠薄膜最底层介电层以上的所有介电层的步骤包含去除该氧化层-氮化层-氧化层结构中的氧化层-氮化层。

18.如权利要求16所述的方法，其中部分去除该存储器区的该堆叠薄膜最底层的该介电层及完全去除该逻辑区的该堆叠薄膜最底层的介电层的步骤包含去除该氧化层-氮化层-氧化层结构中的氧化层。