[发明专利]半导体集成电路以及开关布置和布线方法

说明书

技术领域

本发明涉及一种具有开关单元的半导体集成电路以及一种开关布置和布线方法，该开关单元控制向电路块内的电路单元供电的电源通路的导通和关断。

背景技术

MTCMOS(多阈值互补金属氧化物半导体)技术是熟知的通过开关控制对电路的电源的关断以及解除关断的技术。

通常，为了避免伴随电源电压降低或元件小型化所导致的信号延迟，需要降低逻辑电路等中作为设计值的晶体管的阈值电压。当逻辑电路等中的晶体管的阈值电压低时，会产生高的泄漏电流。MTCMOS技术通过设计来比逻辑电路等中的晶体管具有更高的阈值电压的晶体管(电源开关)来关断逻辑电路等的泄漏电流通路，对于停止状态的电路防止了不必要的功耗。

在MTCMOS技术应用到电路块时，在电路块内提供称作虚拟VDD线和称作虚拟GND线的内部电压线。通过用于电源关断和解除关断的电源开关，内部电压线连接到全局实电源线(实VDD线)和实参考电压线(实VSS线)以建立电路块外部的块之间的连接。

电源开关提供在三种位置，即反复启动和停止的功能电路和实VDD线之间的位置、功能电路和实VSS线之间的位置、以及同时在该两个位置。通常，PMOS晶体管用作VDD侧的开关，而NMOS晶体管用作VSS线侧的开关。

在MTCMOS应用块中，功能电路的启动和停止受MTCMOS未应用块内的电路的控制，在半导体集成电路启动后该MTCMOS未应用块一直设定在运行状态并提供有来自实VDD线和实VSS线的电源。可选地，可以采用这样的构造：控制MTCMOS应用块中的功能电路的启动和停止的控制信号可以从半导体集成电路的外部端子输入。

电源开关可以通过MTCMOS应用块内的单元来实现。更具体地，在MTCMOS应用块内，可以为反相器(inverter)、NAND电路、NOR电路等每个逻辑电路单元提供一个或多个电源开关，或者提供在由少数逻辑电路实现的功能电路单元内，并可以提供没有逻辑电路或功能电路的专用电源开关单元。MTCMOS应用块内的开关布置以下将被称作“内部开关(SW)布置”，而采用该布置的半导体集成电路以下将被称作“内部SW布置型IC”。

与内部SW布置型IC相反，已知一种半导体集成电路，在该半导体集成电路中电源开关围绕作为电源控制目标的电路块布置(例如，见日本特开2003-289245和日本特开2003-158189(以下称作专利文献1))。该类型的开关布置以下将被称作“外部SW布置”，而采用该布置的半导体集成电路以下将被称作“外部SW布置型IC”。

外部SW布置使得能够不依赖用于MTCMOS应用区(逻辑单元区)的布局策略而自由确定用于“MTCMOS开关块”的布局策略。当定制整体MTCMOS开关块时，可以实现面积方面有利的布局。这样，“MTCMOS开关块”适合于用作具有通用电路(例如，存储器、CPU等)的电路块的外部开关，该通用电路作为电路块的部分或全部，被称作所谓的“宏”。

发明内容

另一方面，外部SW布置要求根据MTCMOS开关块的位置来单独设计开关单元。外部SW布置具有另一个缺点，不容易应对开关单元尺寸的改变或者开关系统或开关多控制(switch multi-control)的数目的改变。

例如，以上专利文献1公开了设置在电路块的四个边或三个边的电源开关的图形。然而，在设计该图形时，具有所需栅极宽度(在与晶体管的沟道电流的方向正交的方向上的栅极尺寸及栅极线的长度)的开关布置在三个边或四个边中的每一个上，并单独连接到外围布线。这时，独立设置并布线每个电源开关。这样，通过专利文献1中公开的开关单元的布局，对于电源开关的设计就需要较多的时间和成本，并且不容易改变设计。

以上是MTCMOS开关特有的问题。然而，通常的晶体管也有如下的缺点，当改变晶体管设置的位置时，在该位置连接到晶体管的布线和其他元件变得不同，并且每次改变晶体管设置的位置时，都需要改变要连接到晶体管的布线层。另外，当重新进行晶体管本身的设计时，设计耗费时间和成本，除非图形容易设计。

希望提供一种具有开关单元的半导体集成电路以及布置并布线该开关的方法，该开关单元的构造使得能够在短时间内容易地在电路块外围的四个边上进行(电源)开关的布置和布线。

还希望提供一种半导体集成电路，包括晶体管，晶体管的图形提供根据晶体管设置的位置的高的布线使用自由度。

根据本发明实施例的半导体集成电路包括电路块和多个开关单元。

具有在该电路块内，该电路块具有第一电源线、内部电压线以及连接在第一电源线和内部电压线之间的电路单元，该第一电源线施加有电源电压和参考电压之一。