[发明专利]固态图像拾取设备及其驱动的方法

说明书

本申请是申请日为2005年02月23日、申请号为200510069796.7名称 为“固态图像拾取设备及其驱动的方法”的发明专利申请的分案申请

技术领域

本发明涉及一种固态图像拾取设备和驱动它的方法。具体而言，本发明 涉及一种用于将通过列信号从单元像素线输出的模拟信号转换为数字信号并 读取所述数字信号的固态图像拾取设备，以及用于驱动该固态图像拾取设备 的方法。

背景技术

近年来，已经报道了包括列-并行ADC(模数转换器)的CMOS图像传感 器(例如，参见非专利文献1：W.Yang et al“An Integrated 800×600 CMOS Image System”ISS CC Digest of Technical Papers，pp.304-305，Feb. 1999)。在这种CMOS图像传感器中，为矩阵模式的单元像素中的各个列布置 ADC。

图15所示的方框图是根据现有技术的包括列-并行ADC的CMOS图像传感 器100的结构。

在图15中，每一个单元像素101都包括光电二极管和内部像素放大器， 并以矩阵模式二维地布置这些像素，以便形成像素阵列单元102。在所述像 素阵列单元102的矩阵模式布置中，为各行布置行控制线103(103-1， 103-2，...)并为各列布置列信号线104(104-1，104-2，...)。行扫描电路 105通过所述行控制线103-1，103-2，...来控制所述像素阵列单元102中的 行地址和行扫描。

ADC 106布置在每一条列信号线104-1，104-2，...的一端，以便形成列 处理单元(列-并行ADC块)107。此外，为该ADC 106提供了数模转换器(下 称为DAC)108和计数器109，所述DAC 108用于产生具有斜坡波形的参考电 压Vref，以及所述计数器109通过执行与预定周期的时钟CK同步的计数操 作，用于测量比较器110(以下将对其描述)中比较操作的时间。

每个ADC 106包括比较器110，用于通过列信号线104-1，104-2，...比 较从行控制线103-1，103-2，...，中所选行的单元像素101获得的模拟信号 与所述DAC108产生的参考电压Vref；和响应于比较器110的输出，保持计 数器109的计数值的存储器设备111。ADC 106的功能是将从每个单元像素 101提供的模拟信号转换成N位的数字信号。

在列处理单元107中通过列扫描电路112执行对每个ADC106的列地址和 列扫描的控制。也就是说，通过所述列扫描电路112的列扫描，将已经被ADC 106所模数转换的N位的数字信号顺序地读入到宽度是2N位的水平输出线 113中，并且通过所述水平输出线113将这些信号发送到信号处理电路114。 所述信号处理电路114包括传感电路、减法电路和输出电路，上述电路的数 量是2N，其对应于宽度是2N位的水平输出线113。

定时控制电路115根据主时钟MCK产生行扫描电路105、ADC 106、DAC 108、计数器109和列扫描电路112工作所需的时钟信号和定时信号，并将这 些时钟信号和定时信号提供给相应的电路。

接下来，将参考图16所示的时序图描述根据现有技术具备上述结构的 CMOS图像传感器100的操作。

在从选择的行的所述单元像素101到列信号线104-1、104-2，...的第一 读取操作已经变得稳定之后，从DAC 108向每个比较器110提供斜坡波形的 参考电压Vref。因此，各个比较器110比较列信号线104-1、104-2，...，的 信号电压Vx与所述参考电压Vref。在该比较操作中，当参考电压Vref和信 号电压Vx变得彼此相等时，翻转比较器110的输出Vco的极性。响应于所述 比较器110的翻转输出，在存储设备111中存储根据比较器110中比较时间 的计数器109的计数值N1。