[发明专利]混合并行/串行总线接口

说明书

分案申请说明

本申请是申请人于2002年11月19日提出的申请号为02823117.1的专利申请“混合并行/串行总线接口”的分案申请。

技术领域

本发明是关于总线数据传送。特别是，本发明是为减少传送总线数据的线路。

背景技术

图1所示者即为用于传送数据的总线其一范例。图1是一用于无线通信系统的接收与传送增益控制器(GC) 30、32，及一GC控制器38说明图。一通信台，像是基站或用户设备，会传送(TX)及接收(RX)信号。为控制这些信号增益，落属于其它接收/传送组件的运作范围之间，GC 30、32会调整RX及TX信号上的增益度。

为控制GC 30、32的增益参数，会利用一GC控制器38。即如图1所示，该GC控制器38会利用一功率控制总线，像是16条线路总线34、36来送出TX36及RX 34信号的增益值，像是中的每一个为八条线路。功率控制总线线路34、36虽可供允快速数据传送，然这会要求该GC 30、32及该GC控制器38上许多接脚，或是像一专用集成电路(ASIC)的集成电路(IC)上GC 30、32及GC控制器38间的许多连接。增加接脚数会要求额外电路板空间与连接。增加IC连接会占用珍贵的IC空间。大量的接脚或连接或会依实现方式而定提高总线成本。

从而，希望是可具有其它的数据传送方式。

发明内容

一种混合并行/串行总线接口，此者具有一数据区块解多路复用装置。该数据区块解多路复用装置具有一输入，此者经配置设定以接收一数据区块，并将该数据区块解多路复用成多个细块(nibble)。对于各个细块，一并行转串行转换器可将该细块转化成串行数据。一线路可传送各个细块的串行数据。一串行转并行转换器可转换各细块的串行数据以复原该细块。数据区块重建装置可将各复原细块合并成该数据区块。一基站(或用户设备)具有一增益控制控制器。该增益控制控制器会产生一具有代表一增益值的n位的数据区块。一数据区块解多路复用装置具有一输入，此者经配置设定以接收该数据区块，并将该数据区块解多路复用成多个细块。各个细块具有多个位。对于各个细块，一并行转串行转换器可将该细块转化成串行数据，一线路传送该细块串行数据，而一串行转并行转换器可转换该细块串行数据以复原该细块。一数据区块重建装置可将所述经复原细块合并成该数据区块。一增益控制器接收该数据区块，并利用该数据区块的增益值以调整其增益。

附图说明

图1是RX与TX GC和GC控制器图式说明。

图2是一混合并行/串行总线接口框图。

图3是利用混合并行/串行总线接口的数据区块传送作业流程图。

图4说明将一区块转成最显著及最小显著细块的解多路复用作业。

图5说明利用数据交错处理对一区块进行解多路复用作业。

图6是一双向混合并行/串行总线接口的框图。

图7是一双向线路实现图式。

图8是开始位的时序图。

图9是一函数可控制性的混合并行/串行总线接口的框图。

图10是一函数可控制性的混合并行/串行总线接口的开始位时序图。

图11是表示各项函数的开始位实现列表。

图12是目的地控制混合并行/串行总线接口的框图。

图13是表示各项目的地的开始位实现列表。

图14是表示各项目的地/函数的开始位实现列表。

图15是目的地/函数控制混合并行/串行总线接口的框图。

图16是表示各项目的地/函数的开始位程图。

图17是正及负时钟信号边缘的混合并行/串行总线接口框图。

图18是正及负时钟信号边缘的混合并行/串行总线接口时序图。

图19是一2线式GC/GC控制器总线框图。

图20是一3线式GC/GC控制器总线框图。

具体实施方式