[发明专利]用于电感器的栅栏电磁箱

说明书

技术领域

本发明涉及集成电路，尤其涉及在此类电路中使用电感器时用以将损耗减到最低。

背景技术

电感器被广泛地应用在各种集成电路中。图1A和图1B分别展示下方具有金属防护 罩(metal shielding)14的电感器12的俯视图和侧视图，所述金属防护罩位于衬底(未 绘于图中)的上表面。所述金属防护罩14置于电感器12下方以使其它电路更远离所述 电感器12，且避免涡电流(eddy current)和对外部电路和线路的耦合效应。然而，即使 电感器下方有防护罩14，附近的布线迹线(routing trace)(如电源线16和信号迹线20) 仍会降低集成电路的工作性能。目前布局(layout)工程师使用间隔(spacing)将电感 器与集成电路的其它部分或元件分开。但工程师事先并不知道哪个元件或哪些元件将置 于电感器旁，因此会尽可能地多留些间隔以确保完全分隔这些元件。元件间的间隔大小 可为40微米到60微米。

元件间或电路间的间隔的特性很重要。目前布局工程师在元件间或电路间保留“禁 止(keep out)”区域。这是避免元件间或电路间耦合。但这项工作尤其困难，因为工程 师不一定知道哪一元件或哪些元件会在其它哪一元件旁。目前的间隔大小为40微米到 60微米。然而，随着集成电路变得越来越小，此间隔需求变得不能接受。

此外，即使电感器已经与集成电路其它部分分隔开，仍有衬底和附近来自于侧边、 下方或上方的金属迹线的涡电流和直接耦合的可能性。涡电流会在电磁场贯穿导体时产 生。

目前，在电感器和其它布线之间在两侧和上方都需要一个足够的空间。否则，平面 电感器的质量因数(quality factor)会受到来自于衬底和附近金属迹线的涡电流和直接 耦合导致的电磁损耗的影响。所以紧密的集成电路布局将导致电感器质量因数降低。

因此期望一种方法可进一步缩小元件间的间隔，同时还降低来自于衬底和附近金属 迹线的涡电流和直接耦合的可能性。本发明即为了满足此需求。

发明内容

本发明揭示一电路中的一系统。所述系统包含第一防护罩和位于所述第一防护罩上 的元件。所述系统另外包含耦合于且延伸自所述第一防护罩的多个传导壁，用以阻挡来 自于所述元件的电磁波散射到所述电路的其它部分。

本发明的系统和方法在栅栏防护罩边缘上增加多个金属壁。这些金属壁阻挡耦合的 电磁波散射到侧边方向的电路的其它部分。使用此结构允许更紧密的布局配置且电感器 质量因数几乎没有降低。

附图说明

图1A展示下方具有位于衬底上表面的金属防护罩的电感器的俯视图；

图1B展示下方具有位于衬底上表面的金属防护罩的电感器的侧视图；

图2显示根据本发明的第一实施例；

图3显示图2的实施例中将一部分切掉的侧视图；以及

图4显示根据本发明第二实施例的防护罩系统。

具体实施方式

本发明涉及集成电路，尤其涉及在此类电路中使用电感器时用以将损失减到最低。 以下叙述的表示是为了使本发明所属领域的一般技术人员能够了解其内容并可据以实 施，且提供于专利申请书及其要求的内文中。优选实施例的不同修改和在此描述的一般 性原则及特点对于所属领域的技术人员是明显的。因此，本发明不应受限于所示的实施 例，而是应基于上述原则和特点被赋予一致性的最宽广的范围。

与传统系统相比，根据本发明的系统和方法可更完全地阻挡晶片衬底和附近布线所 见的电磁波。图2显示根据本发明第一实施例的防护罩系统100。根据本发明，将详细 描述所述防护罩系统如何防护电感器，而所属领域的一般技术人员可轻易地了解所述系 统可与各种元件使用，且此运用不违背本发明的精神和范围。如图2所示，高传导壁102 增加于每一栅栏底层防护罩14′的端点并向上延伸。所述高传导壁102可用堆叠的金属 层或导通体(via)制成。所述高传导壁102耦合于所述防护罩14′以阻挡来自于移动线 径的电磁波。所述第一实施例尤其涉及当没有很多层且/或空间有限时的情形。图3是图 2中将一部分切掉的侧视图。所述侧视图展示电磁波没有穿过传导壁102。