[发明专利]一种参考电压产生电路

权利要求书

1.一种参考电压产生电路，用以提供稳定的输出电压至一模拟至数字转 换器，其特征在于，所述的参考电压产生电路包括：

一第一运算放大器，具有一第一正输入端、一第一负输入端及一第一输 出端，其中所述第一负输入端耦接至所述第一输出端，依据所述第一正输入 端所接收的一前级正参考电压自所述第一输出端输出一正参考电压；

一第二运算放大器，具有一第二正输入端、一第二负输入端及一第二输 出端，其中所述第二负输入端耦接至所述第二输出端，依据所述第二正输入 端所接收的一前级负参考电压自所述第二输出端输出一负参考电压；

一第一电路，耦接于所述第一输出端与所述第二正输入端之间，用以将 所述第一运算放大器的所述正参考电压输入所述第二运算放大器的所述第二 正输入端，用以抵销所述第二运算放大器的所述第二负输入端所接收的所述 负参考电压的电压变动，以维持所述第二输出端输出的所述负参考电压的稳 定；以及

一第二电路，耦接于所述第二输出端与所述第一正输入端之间，用以将 所述第二运算放大器的所述负参考电压输入所述第一运算放大器的所述第一 正输入端，用以抵销所述第一运算放大器的所述第一负输入端所接收的所述 正参考电压的电压变动，以维持所述第一输出端输出的所述正参考电压的稳 定。

2.如权利要求1所述的参考电压产生电路，其特征在于，

所述第一电路为一第一电容，而所述第二电路为一第二电容。

3.如权利要求1所述的参考电压产生电路，其特征在于，还包括：

一第一前级运算放大器，具有一正输入端、一负输入端及一输出端，其 中所述负输入端耦接至所述输出端，用以产生所述前级正参考电压以提供至 所述第一运算放大器的所述第一正输入端；以及

一第二前级运算放大器，具有一正输入端、一负输入端及一输出端，其 中所述负输入端耦接至所述输出端，用以产生所述前级负参考电压以提供至 所述第二运算放大器的所述第二正输入端。

4.如权利要求1所述的参考电压产生电路，其特征在于，

所述第一运算放大器是一对差动输入NMOS晶体管，且所述第二运算放 大器是一对差动输入PMOS晶体管，其中，所述对差动输入NMOS晶体管包 括：

一第一NMOS晶体管，其栅极为所述第一正输入端，其源级耦接至一第 一电流源；以及

一第二NMOS晶体管，其栅极为所述第一负输入端，其源级耦接至所述 第一电流源；及

所述对差动输入PMOS晶体管包括：

一第一PMOS晶体管，其栅极为所述第二正输入端，其源级耦接至一第 二电流源；以及

一第二PMOS晶体管，其栅极为所述第二负输入端，其源级耦接至所述 第二电流源。

5.如权利要求4所述的参考电压产生电路，其特征在于，

所述第一电路是一第三NMOS晶体管，其源极与漏极均耦接至所述第二 正输入端，其栅极耦接至所述第一负输入端，且所述第一NMOS晶体管的大 小与所述第二NMOS晶体管的大小相等，所述第三NMOS晶体管的大小为所 述第一NMOS晶体管的大小的四分之一。

6.如权利要求4所述的参考电压产生电路，其特征在于，

所述第二电路包括一第三PMOS晶体管，其源极与漏极均耦接至所述第 一正输入端，其栅极耦接至所述第二负输入端，且所述第一PMOS晶体管的 大小与所述第二PMOS晶体管的大小相等，所述第三PMOS晶体管的大小为 所述第一PMOS晶体管的大小的四分之一。