[发明专利]电源电路

说明书

技术领域

本发明涉及一种用于向电子设备供给电力的电源电路，尤其涉及向以不 足1V的低电压动作的负载供给电力的电源电路。

背景技术

近年，考虑环境对策，要求节能化。为此，伴随电子电路省电力化，工作电 压的低电压化进展，尤其，在使用电池的设备中很明显。

图3表示以往的电源电路的电路例(例如，参照专利文献1)。

图3的电源电路100由第一电源电路101及第二电源电路102构成，所述第 一电源电路101由降压型开关调节器(switching regulator)构成，所述第二电源 电路102由串联调节器(series regulator)构成。电池电压Vbat输入第一电源电路 101，由第一电源电路101降压到所设定电压，输出到第二电源电路102。第二电 源电路102将输入的电压变换成所设定的定电压，从输出端OUT作为电源供给 负载电路(没有图示)。

第二电源电路102由作为输出晶体管的PMOS晶体管M101，输出电压检 测用电阻R101，R102，误差放大电路111，及基准电压发生电路112构成。另外， 基准电压发生电路112的电源由电池Bat直接供给。

这样，从电压高的电池Bat直接供给需要高电压的基准电压发生电路112 的电源，因此，能使得第一电源电路101的输出电压降低到接近第二电源电路 102的额定输出电压，能提高第二电源电路102的效率。

但是，最近，电子电路的低电压化得到进一步进展，成为需要不足1V的电 源电压。为了输出这样的低电压，如图3的电源电路那样，若使用PMOS晶体管 M101作为输出晶体管，则只能将栅极电压降低到0V，因此，不能使得PMOS晶 体管M101充分导通。为了使得PMOS晶体管M101的导通阻抗低下，需要增大 PMOS晶体管M101的面积，或减小阈值电压，但是，若增大PMOS晶体管M101 的面积，则会增大芯片面积，提高成本，若减小阈值电压，则截止时泄漏电流增 大，存在消耗电流增加问题。

于是，出现输出晶体管使用NMOS晶体管的电源电路。图4表示使用 NMOS晶体管作为输出晶体管M101的电源电路的电路例。

图4的电源电路与图3不同点在于：将输出晶体管设为NMOS晶体管，第 二电源电路102的误差放大电路111的电源也由电池Bat供给。之所以这样是 为了使得输出晶体管M111充分导通，提高输入栅极的电压。

第一电源电路101的额定输出电压V101为了减少在输出晶体管M111的 电力损失，设定为接近第二电源电路102的额定输出电压V102的电压，因此，以 第一电源电路110的额定输出电压V101不能使得输出晶体管M111充分导通。

另外，若追加起动信号输入端CE，向起动信号输入端CE输入高电平信号， 则第一电源电路110和误差放大电路121开始动作，输出如图中所示的输出电 压Vo。

[专利文献1]日本专利第3817569号公报

但是，在图4所示的电源电路中，若向电源电路输入起动信号，使得第一电 源电路110和第二电源电路120的误差放大电路121同时动作，则会发生以下说 明的问题。

图5是表示图4的电源电路起动时各部分的电压波形例的时间图。

在此，在图5中，将电池电压Vbat设为3.2V，第一电源电路110的额定输出 电压设为1.6V，第一电源电路110的输出电压设为Vo1，第二电源电路120的额 定输出电压V102设为0.8V，第二电源电路120的输出电压设为Vo，误差放大电 路121的输出电压(也是输出晶体管M111的栅极电压)设为Vg。

若在时刻t0起动信号输入端CE变化为高电平，则第一电源电路110和第 二电源电路120的误差放大电路121开始动作。为了上升到第一电源电路110 的输出电压Vo1，多少需要点时间，在此期间，误差放大电路121实行动作。基准 电压Vref输入误差放大电路121的非反转输入端，但非反转输入端的电压Vfb 至少在第一电源电路110的输出电压Vo1达到第二电源电路120的额定输出电 压V102前，为基准电压Vref以下。因此，误差放大电路121的输出电压Vg上升到 接近电池电压Vbat，结果，输出晶体管M111成为完全导通状态。