[发明专利]恒流电路

说明书

技术领域

本发明涉及流过恒定电流的恒流电路。

背景技术

当前，有的半导体器件安装有流过恒定电流的恒流电路。

对现有的恒流电路进行说明。图3是表示现有的恒流电路的图。

PMOS晶体管P1的K值(驱动能力)大于PMOS晶体管P2的K值，或者，NMOS晶体管N2的K值大于NMOS晶体管N1的K值。在电阻R1上产生NMOS晶体管N1与NMOS晶体管N2的栅-源间电压差，在电阻R1上流过的电流成为恒定电流(例如，参照专利文献1)。

对现有的低电流消耗的恒流电路进行说明。图4是表示现有的低电流消耗的恒流电路的图。

PMOS晶体管P1的K值大于PMOS晶体管P2的K值，或者，NMOS晶体管N2的K值大于NMOS晶体管N1的K值。通过在NMOS晶体管N1的栅极与漏极之间设置电阻R2，NMOS晶体管N2的栅电压变低，NMOS晶体管N2在亚阈值区域工作，因此恒流电路的电流消耗减小。在电阻R1上产生从NMOS晶体管N1与NMOS晶体管N2的栅-源间电压差减去在电阻R2上产生的电压后的电压，流过电阻R1的电流成为恒定电流(例如，参照专利文献2)。

【专利文献1】日本特许第2803291号公报(图1)

【专利文献2】日本特开平6-152272号公报(图1)

但是，在NMOS晶体管N1～N2中，由于半导体器件的制造工艺，栅氧化膜厚度存在偏差，从而K值产生偏差。由此，NMOS晶体管N1与NMOS晶体管N2的栅-源间电压差也存在偏差。于是，在电阻R1上产生的电压有偏差，恒流电路的恒定电流也产生偏差。即，由于半导体器件的制造偏差，恒流电路的恒定电流产生偏差。

此外，由于MOS晶体管中的载流子的迁移率具有温度系数，因此，当温度变高时K值变低，当温度变低时K值变高，当温度变化时K值发生变化。从而，NMOS晶体管N1与NMOS晶体管N2的栅-源间电压差也发生变化。于是，在电阻R1上产生的电压会变化，恒流电路的恒定电流也发生变化。即，随温度变化，恒流电路的恒定电流发生变化。

从而，要谋求一种恒流电路，其对于半导体器件的制造偏差或温度变化能够流过稳定的恒定电流。

发明内容

本发明是鉴于上述课题而完成的，提供一种能够流过稳定的恒定电流的恒流电路。

为解决上述课题，本发明提供一种流过恒定电流的恒流电路，其特征在于，该恒流电路具有：第二PMOS晶体管；第一PMOS晶体管，其基于上述第二PMOS晶体管的漏电流而流过漏电流；第一NMOS晶体管，在其栅极上施加基于上述第一PMOS晶体管的漏极电压的电压，该第一NMOS晶体管流过与上述第一PMOS晶体管的漏电流相等的漏电流；第二NMOS晶体管，在其栅极上施加基于上述第一NMOS晶体管的栅电压的电压，该第二NMOS晶体管流过与上述第二PMOS晶体管的漏电流相等的漏电流，具有比上述第一NMOS晶体管更低的阈值电压；第一电阻，其设置在上述第二NMOS晶体管的源极与接地端子之间，产生基于上述第一NMOS晶体管与上述第二NMOS晶体管的阈值电压差的电压，流过上述恒定电流。

在本发明中，即使因半导体器件的制造偏差而使第一和第二NMOS晶体管的K值发生偏差，也由于在第一电阻上产生的电压始终成为第一NMOS晶体管与第二NMOS晶体管的阈值电压差，在第一电阻上产生的电压变得几乎没有偏差，因而恒流电路的恒定电流也几乎没有偏差。

此外，即使由于温度变化而使第一和第二NMOS晶体管的K值发生变化，也由于在第一电阻上产生的电压始终成为第一NMOS晶体管与第二NMOS晶体管的阈值电压差，在第一电阻上产生的电压几乎没有变化，因而恒流电路的恒定电流也几乎没有变化。

从而，恒流电路对于半导体器件的制造偏差或温度变化，能够流过稳定的恒定电流。

附图说明

图1是表示本发明的恒流电路的图。

图2是表示第二实施方式的恒流电路的图。

图3是表示现有的恒流电路的图。

图4是表示现有的恒流电路的图。

具体实施方式

以下，参考附图，对本发明的实施方式进行说明。

(第一实施方式)

首先，对恒流电路的结构进行说明。图1是表示恒流电路的图。

恒流电路具有：启动电路10；PMOS晶体管P1～P2；NMOS晶体管N1；NMOS晶体管LN2；以及电阻R1。