[发明专利]可切换位解析度的模拟转数字转换器及其控制方法

说明书

技术领域

本发明有关一种包含连续逼近寄存器(Successive Approximation Register； SAR)的模拟转数字转换器(Analog to Digital Converter；ADC)，特别是关于一种 可切换位解析度的模拟转数字转换器及其控制方法。

背景技术

图1是已知SAR ADC的方块图，包括取样电路(Sample and Hold Circuit； S/H)12、比较器14、数字转模拟转换器(Digital-to-Analog Converter；DAC)18 以及连续逼近控制逻辑单元16，以二分搜索(Binary Search)的方式对所取样的 模拟输入作连续逼近。

ADC 10的动作始于取样阶段(Sampling Phase)，在取样阶段期间，取样电 路12将模拟输入V_in完整地取样存取，接着，ADC 10进入位循环阶段 (Bit-cycling Phase)，决定数字码输出的转换。图2以一3位(bit)的SAR ADC 为例，配合图1说明二分搜索如何完成连续逼近。在位循环阶段开始时，连 续逼近控制逻辑单元16先将输入DAC 18的最高(第一)位(Most-significant Bit； MSB)B₂设定为1(逻辑高准位)，第二及第三位B₁、B₀为0(逻辑低准位)，使 DAC 18的类比输出VDAC为Vref/2，此时将类比输出VDAC与模拟输入V_in作比较，类比输出VDAC小于模拟输入V_in，比较器输出为0，连续逼近控制 逻辑单元16决定第一位B₂的值为1；接着，连续逼近控制逻辑单元16维持 第一位B₂为1，将第二位B₁由0设为1，第三位B₀仍设为0，此时类比输出 VDAC为(Vref/2)+(Vref/4)，大于模拟输入V_in，比较器14输出结果为1，第二 位B₁被决定为0；最后，连续逼近控制逻辑单元16将第三位B₀设为1，此时 类比输出VDAC为(Vref/2)+(Vref/8)，小于模拟输入V_in，比较器14输出结果 为0，决定第三位B₀为1，转换模拟输入的电位值V_in产生的对应数字码输出 B_out为101，结束位循环阶段。

图3为已知12-bit的ADC示意图，通常内建在微控制器中，取样及DAC 电路22是以电容阵列组成的电容式数字转模拟转换器(CDAC)实现，提供取 样以及数字转模拟的功能，连续逼近控制逻辑单元20以信号DA[11:0]控制取 样及DAC电路22中的开关SW11～SW0。图3的每一开关SW11～SW0实际上 是以两个开关实现的，参照图4，例如开关SW11由开关SW11A和开关SW11B 组成，皆由信号DA[11]控制，当DA[11]＝0时，开关SW11A关上而开关SW11B 开路，反之当DA[11]＝1时，开关SW11A开路而开关SW11B关上，换言之， 取样及DAC电路22中的各个电容不是连接至Vref+就是连接至Vrn，Vrn在 取样阶段时连接至模拟输入Vin，在位循环阶段时则连接至Vref-。在这种架 构下，当要以12-bit的ADC做较低解析度转换时，虽然将电路内节点电位充 放到位的准确度要求降为8-bit解析度可减少些许时间，但12-bit的电容阵列 总电容值仍是固定的(C_TOTAL＝2^NC，N＝12)，转换时的充放电时间仍受此一大电 容限制，例如电动自行车对ADC解析度的需求仅为8-bit，但要求高转换速度， 目前的内建ADC便难以满足此类需求。

美国专利第7265708号提出一种重组排列ADC内部电容阵列的电容，以 获得期望的电容值来达成所需的解析度的方法，但这种方法的电路控制甚为 复杂，需付出较大的晶片面积，成本也相应提高。

发明内容

本发明的目的之一，在于提出一种可切换位解析度的模拟转数字转换器。

本发明的目的之一，在于提出一种可切换位解析度的模拟转数字转换器 的控制方法。