[发明专利]集成半导体器件

说明书

相关申请的交叉引用

本申请基于并要求于2008年2月14日提交的在先日本专利申请No.2008-32594的优先权，在此引入其全部内容以作参考。

技术领域

本发明涉及一种在其上安装多个半导体芯片的集成半导体器件。

背景技术

在近来的集成半导体器件工艺中，已发展了高密度集成技术，且相应地对于组成集成半导体器件的半导体元件要求高集成度。尤其在用于集成半导体器件的新近技术中，对于微机电系统(MEMS)以及大规模集成(LSI)电路都要求高集成度。

MEMS包括具有通过硅微制造工艺制造的微结构的机电部件。期望MEMS广泛应用于诸如压力传感器、加速传感器以及RF滤波器的电子部件领域中。为了将MEMS和LSI集成在一起，已经研发了高密度三维封装技术来作为MEMS-LSI集成技术中的一种，其中利用MEMS-LSI集成技术将LSI与MEMS一个叠置在另一个上。然而，在这种封装中，必须在LSI与MEMS中形成垂直通孔，这使器件制造成本上升。因此，需要将它们集成在同一平面上的技术，该技术不必形成垂直通孔。

在单个平面上的集成技术包括两种主要的方法：芯片上系统(SOC)和封装内系统(SIP)。SOC是一种通过在单个芯片上形成多个元件的封装方法。SOC方法可以提高元件的密度，但对被集成的元件有限制。例如，由于器件制造工艺不兼容，Si器件不能集成诸如GaAs的不同器件类型的元件。此外，SOC为设计和实现新元件需要长的时间，这增加器件研发成本。

另一方面，利用SIP方法，单独地(individually)制备多个LSI芯片和MEMS芯片，且然后将它们集成在插入式电路板上。在SIP中，由于单独地制备元件，因此对并入的元件没有限制。此外，在研发新系统的情况下，可以使用常规芯片，从而可以缩短设计所需要的时间周期且因此可以减少器件研发成本。然而，封装密度依赖于在其上安装LSI芯片和MEMS芯片的插入式电路板，且因此很难提高器件封装密度。

为了解决上述问题，例如，JP-A 2007-260866(KOKAI)提出在检查和筛选之后将通过单独的制造技术制备的LSI和MEMS晶片切成芯片，然后将芯片并排地重新排列并重新布置成MEMS集成晶片。通过允许由不同制造工艺制备的各种类型的元件的集成以及在大的面积上仅重新排列已通过检查的操作元件，该重新布置的MEMS晶片使得制造成本降低。另外，通过细布线层使在重新布置的MEMS晶片上的LSI和MEMS互相电连接。伪SOC技术可以提供常规SIP无法实现的高封装密度和常规SOC无法实现的不同类型元件的集成，其中利用该伪SOC技术，LSI和MEMS以芯片级(at chip level)重新排列，且被重新布置为MEMS集成晶片。

然而，利用伪SOC技术，当通过倒装芯片技术将伪SOC芯片安装在电路布线板上时，由于电路布线板与伪SOC芯片的热膨胀系数之间的差异，伪SOC芯片会变形。于是，绝缘和支撑不同类型元件的有机树脂会破裂。更具体地，由于通过使用设置在伪SOC芯片周边上的凸起电极而倒装安装的伪SOC芯片的热膨胀系数与安装伪SOC芯片的电路布线板的热膨胀系数之间的差异，出现位移差。这种位移差导致伪SOC芯片中的翘曲(warp)，并且设置在伪SOC芯片的不同类型器件之间的有机树脂通过应力而最终使破裂。破裂的主要原因在于，为了通过不在半导体元件上设置凸起电极而减小寄生电容且为了减轻凸起电极高跨比(pitch)，在伪SOC芯片周边上设置了I/O电极。

发明内容

根据本发明的一方面，一种集成半导体器件包括：多个半导体元件，具有不同的集成元件电路或不同的尺寸；绝缘材料，设置在所述半导体元件之间；有机绝缘膜，完全设置在所述半导体元件和所述绝缘材料上；细薄层布线，设置在所述有机绝缘膜上，且连接所述半导体元件；第一输入/输出电极，设置在所述绝缘材料的区域上；以及第一凸起电极，形成在所述第一输入/输出电极上。

附图说明

图1是根据本发明实施例的集成半导体器件的顶视图；

图2是沿着A-A截取的图1的器件的截面图；

图3是常规的集成半导体器件的顶视图；

图4是沿着A-A截取的图3的器件的截面图；

图5是倒装芯片安装在电路布线板上的常规半导体器件的截面图；

图6是倒装芯片安装在电路布线板上的根据本实施例的集成半导体器件的截面图；

图7A到7M是根据本实施例的集成半导体器件在制造工艺中的截面图；以及

图8是根据本实施例的修改例的集成半导体器件的截面图。