[发明专利]四方扁平无引脚封装

说明书

技术领域

本发明涉及四方扁平封装(Quad Flat Package，QFP)，且特别是有关于一种四方扁平无引脚封装(Quad Flat Non-leaded package，QFNpackage)。

背景技术

集成电路(integrated circuits，IC)的生产主要包括集成电路的设计(IC design)、集成电路的制作(IC process)及集成电路的封装(IC package)。集成电路封装的目的在于防止芯片受到外界温度、湿气的影响及杂尘污染，并提供芯片与外部电路之间电性连接的媒介。

半导体封装技术包含有许多封装形态，其中属于四方扁平封装系列的四方扁平无引脚封装具有较短的信号传递路径及相对较快的信号传递速度，因此四方扁平无引脚封装适用于高频传输(例如射频频带)的芯片封装，且为低脚位(low pin count)封装型态的主流的一。

在四方扁平无引脚封装的工艺中，先将多个芯片配置于引脚框架(leadframe)上。然后，通过多条焊线使这些芯片电性连接至引脚框架。的后，通过封装胶体来包覆部分引脚框架、这些焊线以及这些芯片。最后，通过切割工艺(punch process)或锯切工艺(sawing process)单体化上述结构而得到多个四方扁平无引脚封装。

发明内容

本发明提供一种四方扁平无引脚封装，其芯片在引脚框架的上方且覆盖引脚的一部分，使引脚可以取代芯片座，可缩小封装尺寸。

本发明提供一种四方扁平无引脚封装，其引脚的第一部分可提供焊线较大的支撑力，可提高四方扁平无引脚封装的可靠度。

本发明提供一种四方扁平无引脚封装，其可防止相邻两引脚的第二部分于单体化的过程中产生电性导通的现象，可提高四方扁平无引脚封装的可靠度。

本发明提出一种四方扁平无引脚封装，其包括一引脚框架、一芯片、多条第一焊线以及一封装胶体。引脚框架包括多个第一引脚，且每一第一引脚具有一第一部分与一第二部分，其中第一部分与第二部分沿着一轴线来延伸，且第一部分的长度大于第二部分的长度，第一部分的厚度大于第二部分的厚度。芯片配置于引脚框架上，且覆盖这些第一部分的一部分。第一焊线连接于芯片与这些第一部分的另一部分之间或芯片与这些第二部分之间，使芯片通过这些第一焊线与这些第一引脚电性连接。封装胶体包覆部分这些第一引脚、芯片以及这些第一焊线。

在本发明的一实施例中，上述的引脚框架还包括多个第二引脚。这些第二引脚的厚度实质上与这些第一引脚的这些第一部分的厚度相同，且这些第二引脚与这些第一引脚的这些第一部分交错排列(stagger)。

在本发明的一实施例中，上述的四方扁平无引脚封装还包括多条第二焊线。这些第二焊线连接于芯片与这些第二引脚之间，使芯片通过这些第二焊线与这些第二引脚电性连接。

在本发明的一实施例中，上述的引脚框架还包括一芯片座。芯片配置于芯片座上，且这些第一引脚与这些第二引脚环绕芯片座配置。芯片座的尺寸小于芯片的尺寸。芯片座除了与第一引脚的一部分共同支撑芯片外，芯片座亦具有散热功效。

在本发明的一实施例中，上述的这些第一引脚之一的第一部分与芯片座一体成型。

本发明还提出一种四方扁平无引脚封装，其包括一引脚框架、一芯片、多条焊线及一封装胶体。引脚框架包括多个引脚，每一引脚具有一第一部分与一第二部分，且第一部分与第二部分的交接处具有一缺口，其中第一部分与第二部分沿着一轴线来延伸，且任两相邻的这些第二部分之间的一第一间距实质上大于任两相邻的这些第一部分之间的一第二间距。芯片配置于引脚框架上。焊线连接于芯片及引脚框架之间，使芯片通过这些焊线与这些引脚电性连接。封装胶体包覆芯片及这些焊线，并填充于这些缺口与这些引脚之间。

在本发明的一实施例中，上述的每一引脚的第一部分的一第一上表面与第二部分的一第二上表面实质上共平面，且第一部分的厚度大于第二部分的厚度，以于第二部分的一第一下表面与第一部分相邻第二部分的第二下表面的一侧面定义出一容置空间，封装胶体填充于空置空间内。

在本发明的一实施例中，上述的每一引脚的第二部分的长度大于等于50微米且小于每一引脚的第一部分的长度。

在本发明的一实施例中，上述的这些引脚交错排列。

在本发明的一实施例中，上述的引脚框架还包括一芯片座。芯片配置于芯片座上，且这些引脚环绕芯片座配置。