[发明专利]触控检测方法

说明书

技术领域

本发明涉及触控检测领域，且特别涉及一种触控检测方法。

背景技术

参见图1至图3，图1示出先前技术中的具触控功能的显示装置的多条栅极线GL2m-1、GL2m及GL2m+1上的信号时序图，图2示出与栅极线GL2m相电性耦接的一感测线SL及一检测电路的等效电路图，图3示出感测线SL的充放电过程。

如图2所示，栅极线GL2m电性耦接至薄膜晶体管Q2的栅极，薄膜晶体管Q2的漏极电性耦接至感测线SL，薄膜晶体管Q2的源极电性耦接至一感测垫SP，感测线SL与共享电压Vcom之间存在一寄生电容C，感测垫SP于被触碰时与共享电压Vcom电性相通。检测电路(图2中未标示)包括一比较器(图2中未标示)、一电性耦接于比较器的反相输入端与共享电压Vcom之间的参考电源Vref1、以及一电性耦接于比较器的非反相输入端与共享电压Vcom之间的参考电源Vref2，比较器的反相输入端电性耦接至感测线SL。

再一并参见图1及图3，栅极线GL2m-1、GL2m及GL2m+1的致能脉冲宽度为1个扫描线时间(1H)，在栅极线GL2m-1处于被致能状态的T1期间，与栅极线GL2m相电性耦接的薄膜晶体管Q2尚且关闭，参考电源Vref1对感测线SL进行充电至Vref1电平。换而言之，感测线SL在与其电性耦接的栅极线GL2m的前一条栅极线GL2m-1的开启时间T1内被充电。此时，感测垫SP即使被触碰而与共享电压Vcom电性相通，感测线SL尚且保持Vref1电平。

在栅极线GL2m处于被致能状态的T2期间，与栅极线GL2m相电性耦接的薄膜晶体管Q2导通，此时感测垫SP若被触碰而与共享电压Vcom电性相通，感测线SL进行放电以达到共享电压Vcom电平，此时由于反相输入端的电压电平Vcom小于非反相输入端的Vref2电平，经由检测电路的比较器可检知感测垫SP有被触碰，以完成触控检测动作。

在某些具触碰功能的显示装置的设计上，考虑到面板边框的布局面积较小(尤其在中小尺寸窄边框的规格上)，阵列上栅极电路(Gate-On-Array，GOA)的制作，只能以双边栅极电路的方式驱动，以缩减电路面积，例如：奇数行栅极线例如GL2m-1、GL2m+1等由左侧阵列上栅极电路致能，偶数行栅极线例如GL2m等由右侧阵列上栅极电路致能。为得到较佳的驱动效果，在栅极线的致能脉冲的时序上通常呈现：前一条栅极线的致能脉冲与下一条栅极线的致能脉冲重叠1个扫描线时间且各个栅极线的致能脉冲宽度为两个扫描线时间(2H)。也就是说，栅极线GL2m-1的开启时间与栅极线GL2m的预开启时间重叠，其它依次类推。

显然地，对于这种相邻两个栅极线的致能脉冲存在1个扫描线时间重叠的情形，若仍然在栅极线GL2m-1的开启时间内对感测线SL进行充电，由于此时也是栅极线GL2m的预开启时间，薄膜晶体管Q2导通，如果感测垫SP此时因被触碰而与共享电压Vcom电性相通，感测线SL将一直漏电而无法充电到Vref1电平，势必导致检测电路无法正确比较出电平差异以判断感测垫SP是否被触碰。

发明内容

本发明的目的之一是提供一种触控检测方法，适用于相邻两个栅极线的致能脉冲存在部分时间重叠的显示装置。

本发明一实施例提出的一种触控检测方法，执行于一显示装置；显示装置包括一第一栅极线、一感测垫、一感测线以及一与第一栅极线相邻的第二栅极线，感测垫电性耦接至第一栅极线，该感测线与该第一栅极线相电性耦接而不与该第二栅极线相电性耦接。触控检测方法包括：在该第一栅极线被致能之前对该感测线进行充电操作；致能第一栅极线；以及在第二栅极线被致能之前，检测感测垫是否被触碰。其中，后续第二栅极线处于被致能状态的时间(即，致能脉冲宽度)与第一栅极线处于被致能状态的时间存在时间上的部分重叠。

在本发明的一实施例中，前述的时间上的部分重叠等于第一栅极线处于被致能状态的时间的一半。

在本发明的一实施例中，前述的第一栅极线处于被致能状态的时间包括一预开启时间与一开启时间，预开启时间先于开启时间，前述检测感测垫是否被触碰的步骤执行于第一栅极线的预开启时间内。进一步地，预开启时间可设置为与开启时间相等，第一栅极线可通过执行一电压电平上拉动作而被致能。