[发明专利]印刷配线板及其制造方法

说明书

技术领域

本发明涉及印刷配线板及其制造方法，尤其涉及多层印刷配线板的配线方法。

背景技术

一直以来，印刷配线板的高密度安装构造，已知有一种模块或包装构造，其将印刷配线板制成导体层和绝缘层交互层叠的多层构造，并且在内部内置半导体IC芯片(裸芯片、管芯)等有源部件或电阻、电容等无源部件。在这样的多层构造中，一般在层间形成连通孔或接触孔等连接孔，利用这些连接孔，将设在不同的层的导体层和内置的电子部件的电极等电连接。

例如，专利文献1中记载了一种配线方法：在具备绝缘层以及分别设在其上部和下部的上部导体层和下部导体层的多层基板中，在上部导体层形成具有与激光照射直径相同的形状尺寸的开口，以其上部导体层的开口图形为掩模(保形掩膜(conformal mask))，向绝缘层照射激光，以作为被配线体的下部导体层在绝缘层下露出的方式贯穿设置通孔之后，在其内部和上部导体层实施保形电镀，将上下导体层连接。而且，作为不使用掩模的方法，专利文献1中记载了一种在带铜箔的绝缘层上形成通孔的直接覆铜法(copper direct)，作为印刷配线板上的一般的通孔形成，专利文献2中记载了一种向在基材上贴附有铜箔的覆铜板照射碳酸气体激光并从铜箔之上将孔形成于基材上的方法。

专利文献1：日本特开第2003-179351号公报

专利文献2：日本特开第2001-239386号公报

发明内容

但是，在使用上述现有的通孔形成的配线方法中，由开口的通孔的底部形成的下部导体层的面(焊垫)和通孔的内壁面所成的角度陡峭，因而，如果要对通孔内部进行电镀，则难以充分地确保通孔的开口部周缘(通孔的上部的角度)的电镀的厚度，如果这样，则在该部位产生电镀不良，结果，作为被配线体的通孔的底壁(焊垫)和上部导体层的连接可靠性有可能降低。

例如，本发明者进行了各种探讨之后，确认了：像专利文献1所记载的保形掩膜法那样，在绝缘层上设置具有与激光照射直径相同或者比其小的开口的导体层的图形，通过该保形掩膜照射与开口相同或者比其大的光束直径的激光，形成通孔的方法中，以及，在导体层上形成比激光的光束直径大的开口，进行激光照射，形成通孔的方法中，在通孔上部的开口部周缘，与其它的部分相比，电镀的附着变得不充分，在该部位，电镀膜有局部地过度变薄的倾向。

尤其是近来，在印刷配线基板中，为了应对更加高密度化的安装的要求，部件的端子间距和配线间距的狭小化(小间距化)正在快速地推进，结果，通孔的高深宽比化也在推进，而且，电镀膜自身的薄层化也是当务之急，因而，起因于通孔的电镀不良的连接可靠性的低下已成为今后逐渐重大的问题。尤其是搭载半导体IC芯片等电子部件的模块(module)或包装(package)，其通孔数非常多，因而，为了确保并维持制品的可靠性，可以说对所有的通孔确保连接可靠性是极其重要的课题。

另外，如专利文献1所记载的在带铜箔的绝缘层上形成通孔的直接覆铜法，以及，像专利文献2所记载的方法那样，不对上部导体层进行图形印刻以形成掩模，向导体层上照射激光，将导体层连同绝缘层一起贯通，形成通孔的方法中，在其后的通孔的电镀中，在难以充分地确保通孔的开口部周缘的电镀厚度的方面没有改变。而且，专利文献2中记载了如果使用该方法，则在贯穿设置的通孔的周围产生铜箔的毛刺，有必要用湿法蚀刻除去这些毛刺，在这一点上，在确保连接可靠性的方面仍然存在问题。

因此，本发明是鉴于这些问题而提出的，其目的在于，提供一种印刷配线板及其制造方法，该印刷配线板能够抑制形成于印刷配线板的通孔等连接孔的电镀不良，由此提高连接可靠性，并能够充分地应对进一步的小间距化。

本发明的印刷配线板具备：具有贯通孔的绝缘层、设在绝缘层上的导体层、以及以从贯通孔露出的方式设置且经由贯通孔而电连接于导体层的配线层，贯通孔具有与配线层相接的第1内壁部、以及与导体层相接的第2内壁部，并且，第2内壁部上的与导体层相接的部位的至少一部分的锥角大于第1内壁部的锥角。而且，配线层和导体层可以不必为层状，例如，配线层和导体层的两者或者任何一个为包括电极或者端子那样的被配线体的概念。

或者，换句话说，本发明中，贯通孔具有与配线层相接的第1内壁部、以及与导体层相接的第2内壁部，并且，导体层或者配线层的延伸面和第2内壁部上的与导体层相接的部位的至少一部分所成的内角的大小，大于导体层或者配线层的延伸面和第1内壁部所成的内角的大小。