[发明专利]差分放大器电路及使用其的液晶显示单元的驱动电路

说明书

本申请是申请日为2004年9月28日的中国专利申请200410012039.1(“差分放大器电路及使用其的液晶显示单元的驱动电路”)的分案申请。

技术领域

本发明涉及差分放大器电路及使用其的液晶显示单元的驱动电路，特别是涉及为了以高精度驱动负载并消除偏移的差分放大器电路的改进。

背景技术

至今为止，由于构成差分放大器电路的有源元件的特性变化，差分放大器电路有一个问题是对产生输出偏移的负载的驱动。为解决这个问题，已采用各种不同的方法校正输出偏移。在这些方法中，可举出日本专利公报No.9-244590(专利文件1)披露的差分放大器电路，作为具有利用电容的输出偏移校正装置的差分放大器电路第一常规示例。

图19示出具有专利文件1中披露的输出偏移校正装置的第一一般示例差分放大器电路。图19的差分放大器电路包括运算放大器电路503和偏移校正电路504。偏移校正电路504包括：串联在运算放大器电路503的非反相输入端与运算放大器电路503的输出端502之间的开关506和507；连接在开关506和507的共同连接点与运算放大器电路503的反相输入端之间的电容器505；和连接在运算放大器电路503的反相输入端与运算放大器电路503的输出端502之间的开关508。

图20示出图19的差分放大器电路的操作时序图。下面将参考图20的时序图描述图19的差分放大器电路的操作。首先，在开始状态的周期T1，只有开关507置于接通状态，其他开关506和508则置于断开状态。这使运算放大器电路503的输出端502和反相输入端经电容器505相连。在这种状态下，最先的输出电压是输出电压Vout的电压电平。

在下一周期T2，除了开关507以外，开关508也变成接通。当输入电压Vin变化时，输出电压Vout也随着变化，变成包括偏移V断开在内的(Vin+V断开)。这时，电容器505短路，电容器505的两端变成相同电位。另外，由于开关507和508变成接通，电容器505的两端连接至差分放大器电路的输出端502，所以电容器505的两端的电位分别变成运算放大器电路的输出Vout＝(Vin+V断开)。

在下一周期T3，开关508照原样为接通，而开关507变为断开，此后开关502变为接通。这使电容器505的一端连接至输入端501，从Vout变成Vin。因为开关508为接通，电容器505的另一端仍然是输出电压Vout，因此，加到电容器505上的电压变成：

Vout-Vin＝Vin+V断开-Vin＝V断开

与偏移电压V断开等效的电荷充电至电容器505。

在下一周期T4，开关506和508变为断开，此后开关507变为接通。通过使开关506和508变为断开，电容器505直接连接在运算放大器电路503的反相输入端与输出端502之间，输出偏移V断开由电容器505保持。通过使开关507变为接通，以输出端502的电位作为参考，输出偏移V断开加到运算放大器电路503的反相输入端。结果，输出电压Vout变成：

Vout＝Vin+V断开-V断开＝Vin

因此输出偏移被消除，能输出高精度电压。

下面提到的是日本专利公报No.11-249624(专利文件2)和No.11-305735(专利文件3)中披露的放大器电路，作为校正输出偏移的第二一般示例。图21示出专利文件2中所示低电压放大器电路的基本电路配置图，图22示出专利文件2中类似地披露的高电压放大器电路的基本电路配置图。

图21中所示的低电压放大器电路提供有：开关晶体管NA1和NB1，其将输入级的P沟道(此后简称为P)MOS晶体管PM51的栅极(控制电极)连接至(+)输入端或者(-)输入端；开关晶体管NA2和NB2，其将输入级的PMOS晶体管PM52的栅极连接至(+)输入端或者(-)输入端；开关晶体管NA3和NB3，其将输出级的N沟道(此后简称为N)MOS晶体管NM65的栅极，连接至输入级的PMOS晶体管PM51的漏极(第二电极)或者输入级的PMOS晶体管PM52的漏极，和开关晶体管NA4和NB4，其将构成有源负载的NMOS晶体管NM63和NM64的栅级，连接至输入级的PMOS晶体管PM51的漏极或输入极的PMOS晶体管PM52的漏极。