[发明专利]视频监控中连接ARM与视频压缩芯片的HPI时序转换电路

说明书

技术领域

本发明涉及一种用于视频监控中的ARM处理器与视频压缩芯片通信的HPI时序转换电路，属于嵌入式技术领域。

背景技术

目前，异地实时视频监控系统已经应用在社会生活的许多领域。由于受限于有限的传输带宽，视频监控端采集的视频数据一般要先进行特定格式的压缩，再通过传输信道传送到后台客户端进行译码还原出监控端的实时图像。随着专用大规模集成电路的发展，越来越多的视频监控系统青睐于采用体积小、功耗低、开发周期短的专用视频压缩芯片来完成监控端的视频压缩。因此，ARM加专用视频压缩芯片的框架成为监控系统监控端设计的主流方案。在这个框架下，专用视频压缩芯片对经过A/D转换的原始视频数据进行特定格式的压缩，ARM通过与专用视频压缩芯片之间的接口来访问和控制压缩芯片，取出压缩后的视频数据，然后进行帧重组、协议封装等操作，最终发送到后台客户端。在这个过程中，HPI接口以其高速、快捷的特性成为专用视频压缩芯片与ARM之间经常采用的接口。而HPI总线的时序与ARM的存储器读写时序需要经过转换才能匹配。因此，如何设计一种高效、简捷的时序转换电路，以完成ARM访问专用视频压缩芯片时处理器的读写等控制时序与HPI接口的时序匹配，是视频监控端电路设计的一个重要问题。

发明内容

本发明针对现有ARM处理器加视频压缩芯片的监控系统框架存在的问题，提供一种视频监控中连接ARM与视频压缩芯片的HPI时序转换电路，该电路能够简捷有效的实现ARM处理器时序与HPI接口时序之间的时序转换。

本发明的视频监控中连接ARM与视频压缩芯片HPI的时序转换电路采用以下技术方案：

该电路包括三个或门、一个或非门和一个与门；第一个或门的两个输入端分别用于连接ARM的存储器读信号和片选信号，该或门的输出端连接到视频压缩芯片的HPI读信号；第二个或门的两个输入端分别用于连接ARM的存储器写信号和上述片选信号，该或门的输出端连接到第三个或门的输入端；第三个或门的另一个输入端用于连接ARM的某一位地址信号，第三个或门的输出端连接到视频压缩芯片的HPI写信号；ARM的存储器写信号和该片选信号同时又分别连接到或非门的两个输入端，或非门的输出端连接到与门的一个输入端；与门的另一个输入端用于连接ARM的上述该位地址信号，与门的输出端连接到视频压缩芯片的地址锁存信号。

本发明中，视频压缩芯片采用的是16-bit异步HPI总线模式。该模式下，数据总线和地址总线是复用的，位宽都是16bit。ARM的16位数据总线和视频压缩芯片的16位数据总线相连。一个完整的HPI读或者写过程，首先要将读写的视频压缩芯片寄存器地址送到HPI数据总线上，当检测到地址锁存信号的下降沿时，HPI将数据总线上的数据锁存入地址锁存器中；然后将读取的寄存器数据或者要写入的数据放到数据总线上，当检测到读或者写使能信号有效时，对地址锁存器中数据对应的寄存器进行操作，数据被外部控制器读出或者写入。ARM处理器芯片的数据总线和地址总线是分开的，当片选信号和读或者写使能信号同时有效时，通过数据总线在地址总线指示的地址上读取或者写入数据。为了通过ARM的存储器读写时序实现HPI总线的读写时序，本发明采用一个ARM写访问周期加上一个ARM的读或者写访问周期来实现一个HPI读或者写访问周期的时序的电路设计方法。