[发明专利]抢号排序器及其工作方法无效
申请号: | 200910014503.3 | 申请日: | 2009-02-27 |
公开(公告)号: | CN101493960A | 公开(公告)日: | 2009-07-29 |
发明(设计)人: | 尹立新;赵洋 | 申请(专利权)人: | 山东大学 |
主分类号: | G07C11/00 | 分类号: | G07C11/00 |
代理公司: | 济南金迪知识产权代理有限公司 | 代理人: | 王绪银 |
地址: | 250100山东*** | 国省代码: | 山东;37 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 排序 及其 工作 方法 | ||
技术领域
本发明涉及一种抢号排序器及其工作方法,属于电子技术应用技术领域。
背景技术
抢号排序器是一种典型的电气控制产品,可以广泛应用在体育竞技、娱乐活动等领域,例如在游泳比赛触壁先后的排序、跑道抢号、击剑运动刺杀先后的判定,娱乐活动的抢答比赛等有瞬时抢号、排序需求的各种场所。但目前没有这种抢号排序器。
发明内容
为克服现有技术的缺陷,本发明提供一种抢号排序器。
一种抢号排序器,包括感应器、排序电路、输出显示电路、复位电路、控制开关、计时电路和超时告警电路;感应器通过数据线连接排序电路,排序电路通过数据线连接输出显示电路,控制开关连接排序电路和计时电路,复位电路连接排序电路、输出显示电路和计时电路,计时电路连接超时告警电路。
所述的感应器为触摸式传感器,根据需要设置N路,其中N=1,2,3,…。
所述的排序电路使用DSP芯片TMS320C6000系列、FPGA芯片Xilinx、Virtex系列或CPLD芯片II系列。
所述的输出显示电路、复位电路、控制开关、计时电路和超时告警电路为常规通用电路。
上述抢号排序器的工作方法如下:
1)电路加电启动,复位电路输出一个高电平复位信号,通过该复位信号,排序电路、计时电路和输出显示电路清零复位,为了使系统更加可靠,电源稳定后复位信号撤销;
2)打开控制开关,控制信号输出,排序电路和计时电路进入工作状态;
3)在N路感应器中,有一路或者多路感应器被触发,信号将由这些感应器传送到排序电路,排序电路对这些触发信号的顺序处理之后,排列出这N路感应器被触发的先后顺序,并将排序信号传输到输出显示电路显示;
4)计时电路的作用是控制超时告警电路和排序电路;在规定时间范围内,N路感应器可以被正常触发;一旦超时,计时电路就会产生一个信号传送到超时告警电路和排序电路,超时告警电路发出告警提示,同时排序电路不再接受感应信号控制。
本发明可以广泛应用在体育竞技、娱乐活动等领域,例如跑道抢号、击剑运动刺杀先后的判定,娱乐活动的抢答比赛等有瞬时抢号、排序需求的各种场所。
附图说明
图1是本发明的电路结构框图。
其中,1、感应器,2、排序电路,3、输出显示电路,4、复位电路,5、控制开关,6、计时电路,7、超时告警电路。
具体实施方式
实施例1:
一种抢号排序器,如图1所示,包括感应器1、排序电路2、输出显示电路3、复位电路4、控制开关5、计时电路6和超时告警电路7;感应器1通过数据线连接排序电路2,排序电路2通过数据线连接输出显示电路3,控制开关5连接排序电路2和计时电路6,复位电路4连接排序电路2、输出显示电路3和计时电路6,计时电路6连接超时告警电路7。
所述的感应器1为触摸式传感器,根据需要设置N路,其中N=2。
所述的排序电路2使用DSP芯片TMS320C6202。
所述的输出显示电路3、复位电路4、控制开关5、计时电路6和超时告警电路7为常规通用电路。
上述抢号排序器的工作方法如下:
1)电路加电启动,复位电路输出一个高电平复位信号,通过该复位信号,排序电路、计时电路和输出显示电路清零复位,为了使系统更加可靠,电源稳定后复位信号撤销;
2)打开控制开关,控制信号输出,排序电路和计时电路进入工作状态;
3)在N路感应器中,有一路或者多路感应器被触发,信号将由这些感应器传送到排序电路,排序电路对这些触发信号的顺序处理之后,排列出这N路感应器被触发的先后顺序,并将排序信号传输到输出显示电路显示;
4)计时电路的作用是控制超时告警电路和排序电路;在规定时间范围内,N路感应器可以被正常触发;一旦超时,计时电路就会产生一个信号传送到超时告警电路和排序电路,超时告警电路发出告警提示,同时排序电路不再接受感应信号控制。
实施例2:
一种抢号排序器,如图1所示,结构及工作方法与实施例1相同,差别在于:
所述的感应器1为触摸式传感器,根据需要设置N路,其中N=8。
所述的排序电路2使用FPGA芯片Xilinx XC3S100E。
实施例3:
一种抢号排序器,如图1所示,结构及工作方法与实施例1相同,差别在于:
所述的感应器1为触摸式传感器,根据需要设置N路,其中N=16。
所述的排序电路2使用FPGA芯片Virtex XCV100。
实施例4:
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于山东大学,未经山东大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200910014503.3/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种机械式薄膜键盘开关
- 下一篇:USB存储介质防护器