[发明专利]一种掩膜数量减少的沟槽MOSFET器件制造工艺

说明书

技术领域：

本发明属于半导体器件制造领域，具体的涉及一种掩膜数量减少，沟槽MOSFET器件的制造工艺。

背景技术：

随着电力电子技术的发展，功率MOSFET器件的应用越来越广泛。为了达到更好的器件性能，出现沟槽结构的MOSFET。沟槽技术使MOSFET的导电沟道从横向变为纵向，增加了元胞密度，提高了功率器件的电流处理能力。

已有沟槽MOSFET的制造工艺包括许多光刻掩膜工艺和掩膜对准工艺，每道工艺都需要生产时间和费用，并且每道工艺都可能产生器件缺陷。减少生产器件所需要的掩膜数量和工艺步骤，可以降低生产成本，并提高产品的成品率。

发明内容：

本发明的目的在于为了避免以上的不足，提供一种掩膜数量减少的沟槽MOSFET器件制造工艺。

本发明所采用的技术方案是：一种掩膜数量减少的沟槽MOSFET器件制造工艺，其特征在于，包括如下步骤：选择衬底材料；在所述衬底材料上生长外延层；形成阱区域；形成沟槽；氧化生长栅氧化层；淀积多晶硅并进行多晶硅刻蚀；形成N+区域；淀积隔离介质层；进行接触孔的刻蚀，形成P+区域，沉积一层金属，然后光刻金属，刻蚀金属。

所述的衬底材料为N+(100)晶向，电阻率为0.001～0.002ohm*cm的硅抛光片；外延层的厚度为4～10um左右，且电阻率控制在0.1～10ohm*cm。

在所述的材料上形成沟槽的步骤包括：

在硅材料上生长氧化层，注入硼，并对其推进；

在氧化层上再淀积一层氮化硅或二氧化硅，涂上光致抗蚀剂，进行光刻构图，以暴露沟槽区域；

刻蚀暴露区域的二氧化硅或氮化硅，并去除光致抗蚀剂，然后再刻蚀硅，形成沟槽。沟槽的深度0.8～2.5um。沟槽宽度0.2～2um。

所述的淀积的多晶硅厚度为0.5～1.5um左右。

所述的形成沟槽栅和栅电极的步骤包括：在所述的沟槽形成后，生长一层氧化层，再淀积一层多晶硅。多晶硅覆盖整个硅片，并填充进沟槽，然后再刻蚀多晶硅。将硅片表面的多晶硅全部刻蚀完，只留下沟槽中的多晶硅，作为栅电极。

所述的形成N+区域的步骤包括：注入砷，淀积一层磷硅玻璃，涂附一层光致抗蚀剂，进行接触孔区域的构图，通过干法刻蚀的方法，去除接触孔区域的磷硅玻璃。再进行N+推进。

所述的接触孔区P+区域的形成步骤包括：在N+推进后，注入硼，然后进行推进。

包括：

衬底和外延材料；

形成于外延材料上的P型层；

形成于外延材料中的薄氧化层和沟槽；

生长于氧化层上方，沟槽中的多晶硅层；

形成于外延材料中、沟槽旁边的N+型区域和P+型区域；

在多晶硅层的上方沉积一层的硼磷硅玻璃；

在外延层的表面淀积一层金属。

本发明的有益效果是：使生产沟槽MOSFET器件的掩膜数量减少到四。

附图说明：

图1是原始硅片的示意图；

图2是依据本发明进行阱注入后的示意图；

图3是依据本发明进行氮化硅淀积、阱推进后的示意图；

图4是依据本发明进行沟槽光刻、沟槽刻蚀后的示意图；

图5是依据本发明进行栅氧化层生长后的示意图；

图6是依据本发明多晶硅淀积后的示意图；

图7是依据本发明进行多晶硅刻蚀后的示意图；

图8是依据本发明进行源区注入后的示意图；

图9是依据本发明进行介质隔离层淀积后的示意图；

图10是依据本发明进行接触孔区光刻、刻蚀后的示意图；

图11是依据本发明进行源区推进后的示意图；

图12是依据本发明进行接触区注入后的示意图；

图13是依据本发明进行金属淀积、金属刻蚀后的示意图；

图14是依据本发明生产出的MOSFET器件元胞剖面示意图。

具体实施方式：

下面结合附图详细说明本发明的实施例。

以下参照图1到图13所描述的一个较佳实例对本发明的沟槽MOSFET制造方法进行进一步的说明，以更好地理解本发明及其优点。

图1所示的是原始硅片的示意图。在图1中，原始硅片衬底20可采用N+(100)晶向，电阻率为0.001～0.002ohm*cm，外延层30N-电阻率为0.1～10ohm*cm的硅抛光片；

首先在硅材料上生长一层200～800A左右的氧化层31，作为预注入氧化层；然后，对整个硅片进行硼注入。如图2所示。