[发明专利]一种由异构处理器组成协同计算机的方法

说明书

技术领域

本发明涉及一种计算机领域，具体的说就是在一个计算机系统内提供支持不同 指令集的异构处理器，共同完成计算任务。

目前的通用处理器多为通用计算所设计，在特定应用上性能不足：例如科学 计算等，采用某些专用处理器可以很好的处理这些特定应用，但由于两者异构， 指令集不同，专用处理器上的特定应用一般无法为通用处理器所管理，令专用处 理器作为通用处理器的协同处理器进行协同计算成为难点。

目前令运行在专用处理器上的特定应用被通用处理器识别、管理和运行的两 种方法是软件仿真和二进制转换。软件仿真是在应用程序执行专用处理器的指令 集时为通用处理器提供相等价的指令集序列。二进制转换是在执行程序前进行指 令转换，之后执行转换后的程序。

因为在软件仿真过程中，应用需要时时检查每个异构指令，导致运行在异构 处理器上的应用性能大为降低。并且需要更多内存来存储仿真程序和支持数据结 构。更深一步说，软件仿真器无法准确建模复杂的硬件特征。二进制转化同样有 缺陷。它对用户不透明。这两种方法的组合也常被应用，虽然满足了功能性，但 通常无法满足对应用性能的要求。

由于进行指令集转换的方法效率低下，需要有在同一计算机系统下实现异构 处理器的共存和协同计算。

发明内容

本发明的目的是提出在同一计算机系统内实现支持不同指令集的通用处理器 和协同处理器组成的异构处理器，异构处理器包括：通用处理器和协同处理器分 别执行各自的指令集，并通过编写含有分别对应通用处理器和协同处理器的两种 代码的应用程序，用户可调用两者共同完成该应用。通用处理器负责处理操作系 统以及应用程序的主机码部分(初始化、控制和任务分配部分)。协同处理器负 责处理应用程序的外部码部分(计算部分的代码)。协同处理器通过专用控制协 议与通用处理器通讯，主要负责处理特定计算任务，这样可以令专用处理器作为 通用处理器的协同处理器进行协同计算。

通用处理器和协同处理器通过总线桥连接，通用处理器与总线桥通过系统总 线连接，协同处理器通过高速串行总线与总线桥连接，通用处理器和协同处理器 使用专用的控制协议进行通讯，控制协议定义了在通用处理器和协同处理器间传 递的信息，该信息通过两者共享的内存管理单元和独立的通讯通道传递，通用处 理器和协同处理器耦合到一块或多块缓存或内存管理单元上，并共享该缓存或内 存管理单元，其中，通用处理器负责运行操作系统，执行第一套指令集和应用程 序的主机码部分，与通用处理器协同计算的执行第二套指令集的协同处理器，负 责运行应用程序的外部码部分。

本发明的友谊效果是，通用处理器和协同处理器分别执行各自的指令集，并 通过编写含有分别对应通用处理器和协同处理器的两种代码的应用程序，用户可 调用两者共同完成该应用。

附图说明

附图1是异构的通用处理器和协处理的协同计算处理的架构示意图。

附图2是通用处理器和协同处理器间通讯共同执行应用程序的流程图。

具体实施方式

参照附图对本发明的方法作以下详细的说明：

通用处理器负责处理操作系统以及应用程序的主机码部分，协同处理器通过 专用控制协议与通用处理器通讯，主要负责处理应用程序中的外部码部分。

如附图1所示，通用处理器和协同处理器耦合到一块或多块缓存和内存管理 单元上，并共享该缓存或内存管理单元。它们可以拥有各自的内存，也可以共享 一块或多块内存。中央处理和协同处理器集成在同一块半导体基板上(主板)。

通用处理器和协同处理器通过总线接口单元连接到同一总线桥，其中通用处 理器与总线桥通过系统总线连接，协同处理器可以通过高速串行总线等总线与总 线桥相连。通用处理器和协同处理器均有硬件解码器来对自己的指令集进行解码

异构处理器的协同计算架构，包括：执行第一套指令集的通用处理器，它负 责运行执行该指令集的操作系统；以及与通用处理器耦合的协同处理器，它执行 第二套指令集和基于该指令集的应用程序。通用处理器运行操作系统，同时协同 处理器可通过专用控制协议与通用处理器通讯。通用处理器和协同处理器耦合到 一块或多块缓存和内存管理单元上，并共享该缓存或内存。中央处理和协同处理 器集成在同一块主板。