[发明专利]一种共享寄存器相关性消除的实现方法

说明书

技术领域

本发明属于超大规模集成电路设计技术领域，具体涉及一种应用于多核CPU的 设计的共享寄存器相关性消除的实现方法。

背景技术

微处理器性能上的飞跃，首先是工艺改进的结果，其次是处理器核心体系结 构改进的结果。

但随着最小线宽极限的逐渐接近，目前单纯依靠提高主频和优化结构来改善 处理器的计算能力变得越来越困难，其散热和功耗也已成为制约单核发展的关键 因素。单核心微处理器的发展势头已经呈现逐步降低的趋势，而单片多核微处理 器的出现，解决了由于频率增速放缓所带来的微处理器性能发展的瓶颈问题。在 工作主频相同的情况下采用多核心来大幅度提高性能，利用简洁的架构实现更高 的运算性能。集成多个简单内核的微处理器的架构或许会是未来微处理器发展的 一大趋势。计算机的发展总是追求系统物理规模的不断减小，以及性能和集成度 的不断提高，随着应用的需要，芯片上的处理器数目将不断增多，双核也必然走 向多核。由于应用的需要，多核技术将与其它先进技术交织，成为处理器的发展 方向。这就带来了多核心间数据交换及核间通讯问题，而其设计复杂性成为多核 设计的难点。

针对上述背景技术中提及的处理器发展方向，一方面国际上只有INTEL等个别 企业推出多核处理器，多核研究尚处在起步阶段；另一方面国内多核研究领域既 没有成熟芯片面世，也没有相关文章发表，显示国内多核研究工作尚未真正开 始。

发明内容

本发明的目的在于提供一种共享寄存器相关性消除的实现方法的实现，该方 法使得处理器可以通过共享寄存器实现单片上的物理多核集成。

为了实现上述任务，本发明采用如下的解决方案：

1)提供了双核共享寄存器涉及的各种相关性的类别：即根据指令序列读写同 一个寄存器的先后次序不同，出现四种数据竞争；

2)提供不同类型相关性的检测机制：当在取指阶段取完指令后放入指令寄存 器中，通过比较指令寄存器中的相应的源操作数、目的操作数的编码段完成RAW相 关性的检测；

3)提供了各类型相关性的消除机制：提供读读相关RAR(Read After Read)、 先写后读相关RAW(Read After Write)、写写相关WAW(Write After Write)、 先读后写相关WAR(Write after Read)性消除策略。

本发明步骤1)各种相关性的类别是根据指令序列读写同一个寄存器的先后次 序不同，出现下面四种数据竞争：假定有两条指令i和j，并且指令i在指令j前 面：

先写后读相关RAW(Read After Write)：指令j读源寄存器Rx，但指令i还 没有将结果写回目的寄存器Ry，此时指令j得到的是一个不正确的旧操作数值，这 是最普遍的一种数据竞争，处理器微结构设计中一般采用旁路机构BPU转发数据来 减少这种竞争，但不能彻底消除这种竞争；

写写相关WAW(Write After Write)：指令i和j都写同一个目的寄存器Ry， 但是指令j的写操作和指令i同时发生或者在指令i之前完成，最后写的结果是在 错误的次序下完成的，导致在目的寄存器Ry的值是指令i写的值或者是不确定的 值，而不是指令j写的值，这种数据竞争主要出现在写操作可能发生于多个流水级 的处理器中，或者乱序完成的流水线中以及多核心流水线之间；

先读后写相关WAR(Write after Read)：指令j写操作结果在指令i读源操 作数之前完成，导致指令i读出一个不正确的新值，这种竞争出现在某些指令写结 果较早，而某些指令读源操作数较迟的情况，因为流水线的自然结构是指令读操 作数在写操作数之前，因此这种数据竞争非常少；

读读相关RAR(Read after Read)：指令i和j都读同一个源寄存器不会引 起数据冲突；

由于读读相关RAR操作不会引起数据混乱，所以读读相关RAR性不需要处理， 另外由于双核微处理器采用的是共享寄存器堆方法，以及按序发射的指令发射策 略，并且2条流水线统一在ID级读源操作数，在EXE级写目的操作数，因此在读 源操作数必定在写目的操作数之前，所以也不会引起先读后写相关WAR的竞争，在 其微结构里面两个核间的数据竞争只会是WAW和RAW数据竞争。