[发明专利]微功耗电压基准电路

说明书

技术领域

本发明涉及一种电压基准电路，特别是微功耗电压基准电路。

背景技术

参照图2，文献“一种亚阈型自举带隙基准电压源的设计[J]，中国集成电路，2008年，109，p51-54”公开了一种电压基准电路，该电路由增强型PMOS晶体管M1、增强型PMOS晶体管M2、增强型PMOS晶体管M3，增强型NMOS晶体管M4、增强型NMOS晶体管M5、增强型NMOS晶体管M6、增强型NMOS晶体管M7，PNP型三极管Q1，电阻R1、电阻R2、电阻R3组成。增强型PMOS晶体管M1、增强型PMOS晶体管M2、增强型PMOS晶体管M3的源极连接正电源VDD，栅极连在一起。增强型PMOS晶体管M1的漏极连接电阻R1的上端，电阻R1的下端连接增强型NMOS晶体管M4的漏极，增强型NMOS晶体管M4的栅极连接到电阻R1的上端，源极连接到负电源VSS。增强型PMOS晶体管M2的栅极和漏极连接在一起，漏极连接增强型NMOS晶体管M5的漏极。增强型NMOS晶体管M5的栅极连接到电阻R1的下端，增强型NMOS晶体管M5的源极连接到负电源VSS。增强型PMOS晶体管M3的漏极和电阻R2的一端连接，电阻R2的另一端连接PNP型三极管Q1的发射极，PNP型三极管Q1的基极和集电极连接在一起并连接到负电源VSS。电阻R3的上端接正电源VDD，下端接增强型NMOS晶体管M7的漏极，增强型NMOS晶体管M7的栅极和漏极连接在一起，源极连接负电源VSS。增强型NMOS晶体管M6的漏极连接正电源VDD，栅极连接电阻R3的下端，源极连接到电阻R1的上端。电阻R2的上端即为电压基准的输出端点。所有增强型PMOS晶体管的衬底都连接到正电源VDD，所有增强型NMOS晶体管的衬底都连接到负电源VSS。

增强型PMOS晶体管M1和增强型PMOS晶体管M2均工作在饱和区，其宽长比可设为(W/L)₁∶(W/L)₂＝P∶1。增强型NMOS晶体管M4和增强型NMOS晶体管M5工作在亚阈值区，其宽长比可设为(W/L)₅∶(W/L)₄＝N∶1。电阻R1两端电压V_R1由(1)式给出：

V_R1＝V_GS4-V_GS5    (1)

式中V_GS4表示增强型NMOS晶体管M4的栅-源电压，V_GS5表示增强型NMOS晶体管M5的栅-源电压。

因为增强型NMOS晶体管M4和增强型NMOS晶体管M5均工作在亚阈值区，所以增强型NMOS晶体管M4和增强型NMOS晶体管M5的栅源电压分别用(2)式和(3)式表示：

VGS4=n·VT·lnI4(W/L)4---(2)]]>