[发明专利]BCH码控制器接口电路

说明书

技术领域

本发明涉及一种控制器接口电路，特别是涉及在Flash型存储设备控制芯 片中的一种BCH(Bose-Chaudhuri-Hocquenghem)码控制器的接口电路。

背景技术

存储器装置通常被分为易失性存储器装置和非易失性存储器装置。非易 失性存储器装置在断电情况下保持所存储的数据，而易失性存储器装置在断   电情况下释放所存储的数据。易失性存储器装置包括动态随机存取存储 (DRAM)的存储器装置。非易失性存储器装置包括快闪存储器装置、只读存 储器(ROM)装置、电可编程只读存储器装置(EPROM)以及电可擦除可编程只 读(EEPROM)存储器装置。

快闪存储器装置具有许多有益特征。例如，尽管不像动态随机存取存储 装置(DRAM)那样快，但也具有较快的读取速度。此外，与硬盘相比，快闪 存储器装置可经受对其自身的更加强烈的撞击。尽管快闪存储器装置可以通 过电擦除和复写数据，但是与EEPROM不同，快闪存储器装置可以以块为 单位擦除和写入数据。此外，快闪存储器装置成本低于EEPROM。由于这些 特点，快闪存储器装置可广泛地应用于大容量、非易失性、固态存储装置。 例如，快闪存储器装置一般用于蜂窝电话、数码相机以及数字录音设备。 SRAM(Static Random Access Memory)是一种具有静止存取功能的内存， 不需要刷新电路即能保存它内部存储的数据。不像DRAM内存那样需要刷 新电路，每隔一段时间，固定要对DRAM刷新充电一次，否则内部的数据 即会消失，因此SRAM具有较高的性能。

随着嵌入式系统的发展，NandFlash正被越来越多地应用到嵌入式系统 中。NandFlash以其相对于NorFlash具有更小的体积，更快的写入和擦除速 度，更多次的可擦除次数从而得到了迅速发展。大容量的NandFlash特别适 合现在数码设备中大数据量的存储携带，可以降低成本，提高性能。而 NandFlash与处理器的连接需要接口支持，其可以是纯硬件的接口，即SoC 中本身设计有NandFlash硬件控制器，只要根据具体信号线直接连接；也可 以是纯软件接口，即SoC中本身没有专门的NandFlash硬件控制器，这时可 以将信号线连接到GPIO口或是外部存贮器接口上，通过软件实现NandFlash 的各种操作。纯软件接口虽然可以很好地解决因为各种型号NandFlash命令 不尽相同而使得其所支持的NandFlash命令的局限性这个问题，但很耗费时 钟周期，读写速度将大大下降。

DMA控制器是一种在系统内部转移数据的独特外设，可以将其视为一种 能够通过一组专用总线将内部和外部存储器与每个具有DMA能力的外设连 接起来的控制器。它之所以属于外设，是因为它是在处理器的编程控制下来 执行传输的。值得注意的是，通常只有数据流量较大(kBps或者更高)的外设 才需要支持DMA能力，这些应用方面典型的例子包括视频、音频和网络接 口。

在NandFlash型结构大容量存储设备的控制芯片中，由于NandFlash型结 构的特点以及噪声干扰等因素，传输的数据会出错是不可避免的，为了保证 数据读出时能进行误码检测和校正，通常都是当数据写入存储单元时，需要 按一定规则人为地写入一部分冗余数据，用于差错控制。BCH码是可纠正多 个随机错误的码，这与NandFlash存储设备的常规出错类型相符。

BCH码是一种能纠正多个随机错误的循环码，它的生成多项式与最小码 距之间有密切的关系，可以用生成多项式g(x)的根来描述。它具有严格的代 数结构，纠错能力强，构造简单，人们可以根据所要求的纠错能力t很容易 构造出BCH码，其编码和解码器也较其他码容易实现，是线性分组码中应 用最普遍的一类码。

BCH码纠错的实现途径有软件实现和硬件实现两种。软件实现方法灵活 性强且较易实现，但是实现方法的工作速度不够理想，很难满足在动态实时 的数据通信中的纠错要求。而硬件实现方法的工作速度快，在高数据速率和 长帧应用场合时具有优势，但目前的实现性能还不是特别的突出，主要体现 在要么硬件实现面积大，要么硬件实现速度还有待进一步提高，还有些硬件 实现的控制器的设计不够灵活，例如，硬件处理数据所支持的数据位宽单一， 不能提高硬件实现电路的重复使用率等，同时也大大的增加了软件设计和处 理的难度，从整体上影响了BCH码纠错的工作性能和效率。

发明内容