[发明专利]应用于SiP系统封装的载板芯片封装工艺

说明书

(一)技术领域

本发明涉及一种芯片封装方法。属电子封装技术领域。

(二)背景技术

SiP(System in Package系统级封装)封装是指将多个具有不同功能的主动组件与被动组件，以及诸如微机电系统(MEMS)、光学(Optic)组件等其它组件组合在同一封装中，成为可提供多种功能的单颗标准封装的组件，形成一个系统或子系统。

SiP封装在同一封装产品内实现多种系统功能的高度整合。因此SiP封装产品内大多集成多个芯片、被动元件等，通过引线(大多是金线)键合的方式将芯片的焊盘与基板上的焊盘连接起来，再通过基板上的电路线连接其它芯片、阻容或其它元器件，从而实现整个系统的电气连接。

由于市场对SiP封装产品的集成度要求越来越高，产品的外形尺寸也越来越小。很多SiP封装产品为了缩小外形尺寸、降低成本、增加产品功能、提高产品的竞争力，大多会在封装体内采用芯片堆叠技术，将多颗芯片进行三维空间上的堆叠，加上磨片工艺的成熟，芯片可以磨得很薄(通常在80um以内)，这样可以充分利用产品的有效集成空间。

然而在芯片堆叠时，不是所有的芯片都可以进行堆叠，由于不同芯片的外形尺寸和芯片上的焊盘的分布位置不理想，常常会出现芯片直接堆叠后不能引线健合的现象，这对于标准外形尺寸或空间有限的封装产品而言，往往会导致其封装方案无法实现。

主要原因如下：

1、下层芯片相对于上层芯片而言，外形尺寸太大，所以从芯片的焊盘键合到基板的焊盘需要较长的引线，如图1，芯片U3下边缘的焊盘要键合到基板上必须经过芯片U1，由于芯片U1太大，键合的线长要大于7.1mm，这种方式不但增加了封装成本，而且可能会由于后道塑封工序的工艺问题出现金线冲弯、短路、脱球等现象，从而导致产品失效。

2、上下两层芯片的焊盘分布都在同一方向，且其中一颗芯片的焊盘键合线的密度比较高，若另一颗芯片要在同方向键合到此处，容易出现短路现象。如图2，芯片U3右边的焊盘不能键合到基板上，因为芯片U1右边的焊盘键合线非常密集，很难在这个区域将芯片U3右边的焊盘键合到基板上。

3、芯片焊盘由于空间的限制，不能通过引线键合的方式连接到基板上，导致芯片无法集成到封装产品内，严重时无法实现封装方案。如图3，芯片U1距U4芯片和Y1元件边缘只有200um，U1上的焊盘无法键合到基板上，导致产品封装方案无法实现。

由于上述空间的限制都有可能导致某些芯片无法堆叠键合或无法封装入产品内，如果找不到可替代的、便于键合的芯片，会导致产品封装方案无法实现。

(三)发明内容

本发明的目的在于克服上述不能堆叠键合或无空间键合的不足，提供一种能将芯片上的焊盘转移的应用于SiP系统封装的载板芯片封装工艺。

本发明的目的是这样实现的：一种应用于SiP系统封装的载板芯片封装工艺，包括多颗芯片，将多颗芯片进行三维空间上的堆叠，其特征在于：所述封装工艺还包括有载板芯片，将载板芯片依附在需要进行焊盘转移的芯片上，所述载板芯片附于需要进行焊盘转移的芯片的上层或下层，将需要进行焊盘转移的芯片的焊盘用引线键合的方式与所述载板芯片上的焊盘相连，再通过载板芯片内的电路连接到载板芯片有空间引线键合的焊盘上，然后进行引线键合到基板。

本发明通过芯片焊盘的转移，充分利用封装产品的空余空间进行引线键合，从而实现缩小产品封装尺寸或在固定产品尺寸内封入复杂系统的目的。

由于磨片工艺的成熟，载板芯片可以磨得很薄(通常在80um以内)，因此可以有效提高产品封装空间的利用率，特别适合应用于有封装厚度和外形尺寸限制的产品，如MiroSD卡、SIM卡等，加上芯片的热性能和电气性能较为稳定，封装产品的性能不会因载板采用其它材料而导致热性能和电气性能的下降。

(四)附图说明

图1为以往多个芯片上下堆叠封装结构一示意图。

图2为以往多个芯片上下堆叠封装结构二示意图。

图3为以往多个芯片上下堆叠封装结构三示意图。

图4为本发明应用于SiP系统封装的载板芯片封装工艺一示意图。

图5为图4中载板芯片U2内焊盘转移电路一示意图。

图6为方案一封装产品内键合线连接图。

图7为方案一载板芯片U2电路示意图。

图8为方案二封装产品内键合线连接图。

图9为方案二载板芯片U2电路示意图。

(五)具体实施方式

方案一：