[发明专利]N型绝缘体上硅的横向双扩散金属氧化物半导体晶体管

说明书

技术领域

本发明涉及一种适用于高压应用的绝缘体上硅的横向双扩散金属氧化物半导体晶体管(SOI LDMOS)的结构，属于功率半导体器件技术领域。

背景技术

功率半导体器件是电力电子系统进行能量控制和转换的基本电子元件，电力电子技术的不断发展为半导体功率器件开拓了广泛的应用领域，而半导体功率器件的导通电阻和击穿电压等特性则决定了电力电子系统的效率、功耗等基本性能。以横向双扩散金属氧化物半导体晶体管为代表的现代电力电子器件和相关产品在工业、能源、交通等用电的场合发挥着日益重要的作用，是机电一体化设备、新能源技术、空间和海洋技术、办公自动化及家用电器等实现高性能、高效率、轻量小型的技术基础。

随着绝缘体上硅的横向双扩散金属氧化物半导体晶体管的出现，以普通横向双扩散金属氧化物半导体晶体管无法比拟的优点(功耗低、抗干扰能力强、集成密度高、速度快、消除闩锁效应)而得到广泛垂青。为使绝缘体上硅的横向双扩散金属氧化物半导体晶体管有更好的应用，提高绝缘体上硅器件的击穿电压，进一步降低绝缘体上硅的横向双扩散金属氧化物半导体晶体管的导通电阻是个重要的研究课题。

在相关的技术中，提出可以减少N型掺杂半导体区的掺杂浓度，不但可以减少纵向电场的峰值，提高器件的纵向耐压值，而且同时可以提高横向的器件耐压值，但是会使得器件的导通电阻大大增加，增加了器件的功耗。

还有提出在P型衬底中埋入一个高掺杂的N型浮空层，就可在纵向上形成两个反向耐压的PN结，从而提高纵向的耐压值，但是这种结构是将漏区的高电场重新分配到源区和器件的中间区域，所以不利于源区和中间区域的耐压。

发明内容

本发明的目的是克服现有技术存在的不足，提供一种N型绝缘体上硅的横向双扩散金属氧化物半导体晶体管，旨在有效提高器件的耐压，降低器件导通电阻。

本发明的目的通过以下技术方案来实现：

N型绝缘体上硅的横向双扩散金属氧化物半导体晶体管，包括：半导体衬底，在所述半导体衬底上设置有埋氧化层，在所述埋氧化层上设有N型掺杂半导体区，在所述N型掺杂半导体区上设有P阱和N型漏区，在所述P阱上设有N型源区和P型接触区，在所述P阱的表面设有栅氧化层且栅氧化层自P阱延伸至N型掺杂半导体区，在所述P阱表面的N型源区、P型接触区和栅氧化层的以外区域及N型掺杂半导体区表面的N型漏区以外区域设有场氧化层，在所述栅氧化层的表面设有多晶硅栅且多晶硅栅延伸至场氧化层的表面，在所述场氧化层、P型接触区、N型源区、多晶硅栅及N型漏区的表面设有氧化层，在所述N型源区、P型接触区、多晶硅栅和N型漏区上分别连接有金属层，特点是：在所述P阱与N型漏区之间的N型掺杂半导体区上表面设有上槽区，在所述N型掺杂半导体区与埋氧化层的接触部位设有下槽区。

实现本发明目的的进一步技术解决方案是：

前述的N型绝缘体上硅的横向双扩散金属氧化物半导体晶体管，其中，所述上槽区与下槽区其位置上下完全对齐。

前述的N型绝缘体上硅的横向双扩散金属氧化物半导体晶体管，其中，所述上槽区和下槽区中填充二氧化硅。

前述的N型绝缘体上硅的横向双扩散金属氧化物半导体晶体管，其中，所述上槽区和下槽区的形状呈矩形或梯形。

前述的N型绝缘体上硅的横向双扩散金属氧化物半导体晶体管，其中，所述上槽区左端与栅氧化层右端之间的水平距离在0.5μm～2μm，所述下槽区左端与栅氧化层右端之间的水平距离在0.5μm～2μm；所述上槽区右端与N型漏区左端之间的水平距离在0.5μm～2μm，所述下槽区右端与N型漏区左端之间的水平距离在0.5μm～2μm。

前述的N型绝缘体上硅的横向双扩散金属氧化物半导体晶体管，其中，所述上槽区的深度是N型掺杂半导体区总厚度的1/4～1/3，所述下槽区的深度是N型掺杂半导体区总厚度的1/4～1/3。

本发明技术方案突出的实质性特点和显著的进步主要体现在：

①通过在N型绝缘体上硅的横向双扩散金属氧化物半导体晶体管的P阱和N型漏区之间的N型掺杂半导体区上表面设上槽区，在N型掺杂半导体区和埋氧化层的接触的地方设下槽区，确保器件N型漏区接高电压时，上槽区和下槽区可辅助漂移区纵向耗尽，使得漂移区在更高浓度下完全耗尽且不增加漂移区中的横向电场，从而使器件导通电阻大幅降低的同时击穿电压显著提高；

②N型绝缘体上硅的横向双扩散金属氧化物半导体晶体管的P阱和N型漏区之间的N型掺杂半导体区上表面设上槽区，可承担较大的横向电压，提高器件的总体耐压；