[发明专利]P型绝缘体上硅的横向双扩散金属氧化物半导体晶体管

说明书

技术领域

本发明涉及功率半导体器件领域，更具体的说，是关于一种适用于高压应用的绝缘体上硅的横向双扩散金属氧化物半导体晶体管(SOI LDMOS)的新结构。

背景技术

功率半导体器件是电力电子系统进行能量控制和转换的基本电子元件，电力电子技术的不断发展为半导体功率器件开拓了广泛的应用领域，而半导体功率器件的导通电阻和击穿电压等特性则决定了电力电子系统的效率、功耗等基本性能。以横向双扩散金属氧化物半导体晶体管为代表的现代电力电子器件和相关产品在工业、能源、交通等用电的场合发挥着日益重要的作用，是机电一体化设备、新能源技术、空间和海洋技术、办公自动化及家用电器等实现高性能、高效率、轻量小型的技术基础。

随着绝缘体上硅的横向双扩散金属氧化物半导体晶体管的出现，它以普通横向双扩散金属氧化物半导体晶体管无法比拟的优点(功耗低、抗干扰能力强、集成密度高、速度快、消除闩锁效应)而得到学术界和工业界的广泛垂青。为使绝缘体上硅的横向双扩散金属氧化物半导体晶体管有更好的应用，提高绝缘体上硅器件的击穿电压、进一步降低绝缘体上硅的横向双扩散金属氧化物半导体晶体管的导通电阻是个重要的研究课题。

在相关的技术中，有人提出可以减少N型掺杂半导体区的掺杂浓度，这样不但可以减少纵向电场的峰值，提高器件的纵向耐压值，而且同时可以提高横向的器件耐压值，但是这样的做法会使得器件的导通电阻大为增加，增加了器件的功耗。

还有人提出在P型衬底中埋入一个高掺杂的N型浮空层，这样就可以在纵向上形成两个反向耐压的PN结，从而提高了纵向的耐压值，但是这种结构是将漏区的高电场重新分配到源区和器件的中间区域，所以不利于源区和中间区域的耐压。

发明内容

本发明提供一种能够有效提高器件的耐压，并且可以降低器件导通电阻的N型绝缘体上硅的横向双扩散金属氧化物半导体晶体管。

本发明采用如下技术方案：

一种P型绝缘体上硅的横向双扩散金属氧化物半导体晶体管，包括：半导体衬底，在半导体衬底上面设置有埋氧化层，在埋氧化层上设有P型掺杂半导体区，在P型掺杂半导体区上设有N阱和P型漏区，在N阱上设有P型源区和N型接触区，在N阱的表面设有栅氧化层且栅氧化层自N阱延伸至P型掺杂半导体区，在N阱表面的P型源区、N型接触区和栅氧化层的以外区域及P型掺杂半导体区表面的P型漏区以外区域设有场氧化层，在栅氧化层的表面设有多晶硅栅且多晶硅栅延伸至场氧化层的表面，在场氧化层、N型接触区、P型源区、多晶硅栅及P型漏区的表面设有氧化层，在P型源区、N型接触区、多晶硅栅和P型漏区上分别连接有金属层，在N阱和P型漏区之间的P型掺杂半导体区上设有上槽区，在P型掺杂半导体区和埋氧化层的接触的地方设有下槽区。

与现有技术相比，本发明具有如下优点：

(1)本发明中的P型绝缘体上硅的横向双扩散金属氧化物半导体晶体管的N阱6和P型漏区10之间的P型掺杂半导体区7上设有上槽区13，在P型掺杂半导体区7和埋氧化层8的接触的地方设有下槽区14。在器件P型漏区10接高电压时，上槽区13和下槽区14可以辅助漂移区纵向耗尽，使得漂移区(图中的P型掺杂半导体区7)可以在更高浓度下完全耗尽且不增加漂移区中的横向电场，从而使得器件导通电阻大幅降低的同时击穿电压显著提高，参照附图3，可以看出器件的击穿电压大大提高了。

(2)本发明中的P型绝缘体上硅的横向双扩散金属氧化物半导体晶体管的N阱6和P型漏区10之间的P型掺杂半导体区7上设有上槽区13，它可以承担较大的横向电压，提高器件的总体耐压。

(3)本发明中的P型绝缘体上硅的横向双扩散金属氧化物半导体晶体管的N阱6和P型漏区10之间的P型掺杂半导体区7上设有上槽区13，它可以承担较大的横向电压，因而可以在同样的横向击穿电压条件下，减小P型掺杂半导体区7的长度，从而有效地减少了器件所占的面积，同时可以有效的降低器件导通电阻，参照图4，可以看到在相同的栅极电压和漏极电压条件下所述的器件的漏极电流明显增大，说明所述器件的导通电阻降低了。

(4)本发明中的P型绝缘体上硅的横向双扩散金属氧化物半导体晶体管的P型掺杂半导体区7和埋氧化层8的接触的地方设有下槽区14，它可以将埋氧层8上表面感应的正电荷限制在漏区下方，防止因感应的正电荷在横向电场的作用下被扫入P型源区11而与表面沟道一起形成“双沟”现象。

附图说明