[发明专利]储存装置与其资料处理方法

说明书

技术领域

本发明涉及一种储存装置与其资料处理方法，特别是涉及一种快闪记忆体储存装置与其资料处理方法。

背景技术

NAND型快闪记忆体因具有读写速度快、省电、可靠度高等优点，广泛被应用在消费型电子产品作为储存媒体使用。

随着快闪记忆体制程技术的演进，快闪记忆体由单值单元记忆体(Single-Level Cell，SLC)发展到多值单元记忆体(Multi-Level Cell，MLC)，由于储存密度变高，使得MLC型快闪记忆体可比SLC型快闪记忆体储存更多的数据量。因为MLC型快闪记忆体每个记忆单元系可储存多个位数据，因此MLC型快闪记忆体每个记忆体单元需提供相对应数量的判断电位，以表示各位的数据内容。图1是MLC型快闪记忆体的电位状态图。MLC型快闪记忆体用三个参考电压(Reference voltage)来判断记忆单元中四个等级的电位所表示的数据内容，即图中的“U”、“A”、“B”和“C”四个状态。因为这样的架构，使得在烧录或读取MLC型快闪记忆体时，需执行较多的动作去判断与确认记忆体单元的电位。所以在烧录或读取MLC型快闪记忆体所需的时间较长。

MLC型的快闪记忆体中，为准确判断记忆单元电位需进行逻辑运算，使得快闪记忆体的记忆页读取速度有所不同，所需逻辑运算较少的记忆页的读取速度较快。实际上逻辑运算多寡对快闪记忆体各记忆页之读取速度影响不是很显著，所以该烧录方法，虽能稍微加快相关数据的读取速度，但整体上对提高快闪记忆体的读取效率帮助不大。

发明内容

针对现有技术的不足，本发明解决的技术问题是提供一种储存装置与其资料处理方法，使得储存装置存取速度加快。

为解决上述技术问题，本发明的技术方案是这样实现的：

本发明提出一种储存装置，所述储存装置包括：快闪记忆体和控制器。快闪记忆体包含多个记忆区块，供储存数据。控制器耦接快闪记忆体，写入测试数据至快闪记忆体，再读取快闪记忆体中的测试数据与原始的测试数据进行比对，以产生对应快闪记忆体的错误位元信息，依据错误位元信息，从记忆区块中选择并标记为快速读取区块，再写入特定档案至快速读取区块。

本发明亦提出一种资料处理方法，用于储存装置，其中储存装置包含多个记忆区块，所述资料处理方法包括：写入测试数据至各记忆区块，读取记忆区块的测试数据而与原始的测试数据进行比对，产生对应记忆区块的错误位元信息。依据错误位元信息，从记忆区块中选择并标记为快速读取区块，写入特定档案至快速读取区块。

本发明的有益效果如下：在快闪记忆体中选择错误位元相对少，可靠性能高的记忆区块作为快取区块，供储存需要快读存取的特定档案，如此，可大大加快档案的读取速度。

附图说明

图1是MLC型快闪记忆体的电位状态图；

图2是本发明最佳实施方式储存装置系统架构图；

图3是本发明储存装置初始化流程图；

图4是本发明写入动作流程图；

图5是本发明记录热门读取地址的读取流程图；

图6是本发明特定档案搬移作业流程图。

具体实施方式

图2是本发明最佳实施方式储存装置系统架构图，储存装置220包括：储存装置接口230、控制器240、缓存单元250、快闪记忆体260。储存装置接口230与主机系统200的系统接口210相连，从而可以使储存装置220与主机系统200进行数据交换。控制器240用于执行主机系统200的控制指令，控制器240中还包含缓存单元250，可由挥发性记忆体构成，用于储存读取数据的逻辑地址。快闪记忆体260与控制器240相连，用于储存数据。

在快闪记忆体260初始化时，可透过控制器240将测试数据写入快闪记忆体260中，然后再读取快闪记忆体260中的测试数据与原始的测试数据进行比对。通过测试数据写入与读取比对可找出快闪记忆体260中的错误位元。在数据比对时，控制器240记录与统计快闪记忆体260中错误位元的相关信息。这些信息包括：各记忆区块的错误位元数、各记忆区块的平均错误位元数(记忆区块中的错误位元数/记忆页数)、各记忆区块中无错误位元的记忆页数。用户可以设置一个预设值(或者，也可由储存装置220本身所内建)，来决定哪些记忆区块可以作为快速读取区块。选择错误位元数小于预设值的记忆区块、或平均错误位元数小于预设值的记忆区块、或包含无错误位元的记忆页数高于预设值的记忆区块，将这些记忆区块标记为快速读取区块，供特定档案(需要快速存取的档案)存取。