[发明专利]发光二极管芯片、制法及封装方法

说明书

技术领域

本发明是有关于一种发光二极管芯片、其制法及封装方法，特别是指一种封装体积小且制程速度快的发光二极管芯片、其制法及封装方法。

背景技术

如图1所示，习知发光二极管芯片91通常藉由打线方式与载板92上的外部电极93电连接。由于打线制程需要占用载板92较大的空间，而且打线过程是用机器一条一条的连接，制程效率极低，不利于系统封装(system in package)或晶圆级封装(wafer level package)。

为了改善打线制程的缺点，目前常见的方式是利用覆晶(flip-chip)的方式作电性连结，以省去打线制程。但是覆晶制程需在单颗芯片上植大量金球，过程耗时，也影响封装效率。除了覆晶方式之外，另有一些不需打线的封装方式，例如翻转芯片将位于芯片表面的电极直接与载板上的电极黏着而不使用金球，如此方式则需使芯片表面的电极等高，且具有极佳的平整度，制作精度要求较高，相对使制程难度较高。另一种方式是调整芯片结构，使芯片电极由芯片表面延伸至芯片底面，例如日本专利公开案JP2008-130875所揭示的芯片制造方法，如图2及图3所示，是在芯片94上开孔941，镀上导电层95，使导电层95通过开孔941将芯片94表面的电极96与芯片94底面的电极97连接，而使芯片94电极97可位于其底面处。但是JP2008-130875案中，其界定开孔941的壁面为垂直的壁面，在镀制导电层时，会有阶梯覆盖性不良的缺点，容易导致导电层不均匀而影响导电性。

发明内容

为了解决前述的问题，本发明利用在发光二极管芯片两侧形成倾斜侧壁，藉由倾斜侧壁产生的斜面，可使导电层容易在斜面上均匀沉积，以避免阶梯覆盖性不良的缺点，并藉由斜面上的导电层，将发光二极管芯片表面的电极延伸至芯片的基板两侧或是基板的底面，有利于后续的封装制程，更甚者，不需使用到打线，可减小封装结构的体积。

进一步地，本发明亦提供利用半导体制程技术的反射杯的制法及发光二极管的封装方法，可应用于系统封装或晶圆级封装。本发明反射杯的制法仅需利用一次光罩制程即可完成具有反射层的凹槽结构，相较于习知制程需要两道光罩制程，能够减少制程时间及制作成本。而本发明提供的封装方法不需要打线制程即可与封装载板的导线形成电连接，不仅能够节省制程时间，增进生产效率，还能缩小封装结构的体积。

更进一步地，本发明还提供一种能够将发光二极管芯片的电极延伸至封装载板的底面之封装方法，且不需在反射杯中开孔，以避免破坏密封芯片的效果，可解决一般由反射杯底部开孔以将电极延伸至封装载板底部所导致芯片容易受潮以及封装结构的结构脆弱的问题，而其所制成的封装结构可直接设置于一应用产品的电路板，不需使用打线制程，除可减少因断线造成的不良率，提升封装可靠度，还可使下游应用端的组装程序更加简便。

本发明所提供的发光二极管芯片，藉由斜面单元使连接电极之导电层延伸至基板倾斜壁或底面，可将发光二极管芯片固设于封装载板中直接形成电连接，或利用金属化制程制作延伸导电层形成电连接，由于不需要打线制程，有助于晶圆级封装或系统封装，而能节省一一打线的封装时间，以及节省打线所占用的空间以缩小体积，对于整合其它光电组件具有小型化优势，且与其它LED技术整合，例如奈米晶体制程的整合，也较为弹性。此外，本发明所提供的发光二极管芯片的制法，藉由形成倾斜侧壁及基板倾斜壁，以在其斜面上利用金属化制程沉积导电层，相较于在垂直面上沉积导电层容易控制，故能提升制程良率，降低制造成本。

本发明所提供的用于发光二极管封装之反射杯的制法，藉由部分凸伸于凹槽中之保护层的屏蔽，使被覆于凹槽的金层层未超出凹槽开口，而能省去一道光罩制程，以降低制程时间及成本。

本发明提供之发光二极管的封装方法，可在同一封装载板上完成多数个发光二极管芯片的封装，亦可不需要打线制程，故更能适用于晶圆级封装或系统封装，依据不同的发光二极管芯片结构可选择适用的方法步骤，将连接芯片电极的导电层延伸出反射杯外，进一步地，还能由反射杯外延伸至封装载板底面，以维持芯片密封的完整性，使本发明之封装方法不仅能够节省封装制程时间及缩小封装结构的体积，还能方便下游应用端的组装程序。

附图说明

接下来参照附图及相关实施例对本发明作详细的说明和描述：

图1是一示意图，说明一习知的发光二极管芯片；

图2是一俯视图，说明日本专利公开案JP2008-130875所揭示的一发光二极管芯片；

图3是图2的截面图；