[发明专利]具有环路增益校正功能的锁相环频率综合器

说明书

技术领域

本发明属于电子通信或无线射频技术领域，特别涉及要求环路增益恒定的高性能锁相环频率综合器。

背景技术

目前，锁相环频率综合器广泛应用于电子通信和无线射频技术领域，已成为现代无线通信不可缺少的模块，在一些系统中要求锁相环频率综合器的环路增益保持恒定，比如，在GSM系统发射机中的锁相环环路增益要求恒定，传统的GSM手机发射机多采用偏移锁相环由于较低的噪声特性，但是随着sigma-delta调制技术的成熟，目前，锁相环基本上都采用sigma-delta PLL，因为其与偏移锁相环相比可以达到同等的噪声性能却消耗较低的功耗。由于Sigma-delta锁相环发射机对环路增益或带宽的变化非常敏感，当环路增益或带宽小于所设计的值时，调制相位误差就会恶化；当环路增益或带宽大于所设计的增益或带宽时，相位噪声就会被恶化，因此必须对sigma-delta锁相环的环路增益或带宽进行校正。sigam-delta锁相环环路增益或带宽变化带来的不是调制相位误差的恶化就是相位噪声的恶化，不只是GSM系统发射机中要克服的，实际上在任何高性能的sigma-delta锁相环中都是需要解决的问题。幸运的是，工程师们一直都在努力的解决这些问题，并且校正了部分影响环路增益或带宽的变化的参数，比如分频比因子N变化引起环路增益或带宽的变化，环路滤波器中RC的变化导致环路增益或带宽的变化等都得到了校正，并得到了广泛的应用。

引起环路增益或带宽变化的因数有工艺、温度、电压、频率和老化现象等，但是目前存在的校正方法非常片面单一，校正程度有限。

文献[1]Takashi Morie，Shiro Dosho and Kouji Okamoto etc，“A-90dBc@10kHz PhaseNoise Fractional-N Frequency Synthesizer with Accurate Loop Bandwidth ControlCircuit”2005Symposium on VLSI Circuits Digest of Technical papers。为了得到较好的相位噪声，对环路带宽或环路增益进行了校正，文献是通过数字控制单元校正压控振荡器的增益和环路滤波器的时间常数，用模拟单元补偿温度对环路带宽或增益的影响，如图1(a)所示：一个温度控制模块(102)，一个环路滤波器时间常数控制模块(100)，一个压控振荡器增益控制模块(101)，在增益和时间常数控制的数字模块里都使用了计数器，并且计数器直接对压控振荡器的输出频率脉冲进行计数，因此该种方法只适用于输出频率兆赫兹量级的锁相环，对于频率是吉赫兹量级的锁相环，这种方法显然是行不通的，因为对压控振荡器输出脉冲直接计数的计数器在数字电路里是不可能实现的，即使用模拟电路设计也是有困难的，即使实现了，功耗也是非常惊人的。

文献[2]Jan Craninckx，and Michel S.J.Steyaert，“A Fully Integrated CMOSDCS-1800Frequency Synthesizer”IEEE Journal of Solid-State Circuits，Vol.33，NO.12，December 1998。仅是对变化比较大的压控振荡器的增益进行了校正，以期得到稳定的环路增益。其校正原理是基于环路增益正比于电荷泵电流与压控振荡器增益之乘积，通过对压控振荡器增益分段线性化，然后通过电荷泵电流阵列导通与关闭进行分段补偿得到压控振荡器增益与电荷泵电流的乘积不变，此种方法的不足是影响环路增益的因数很多，此文献方法仅仅可以补偿压控振荡器增益对环路增益的影响，而且分段线性技术的精度直接正比于分段数目，但是随着分段数目的增加，电路也越来越庞大。

发明内容

本发明的目的在于提供一种能实现环路增益或带宽的自动校正，结构简单，功耗低的具有环路增益校正功能的锁相环频率综合器。