[发明专利]多屏拼接装置及其多屏拼接方法

说明书

技术领域

本发明涉及多屏拼接显示技术领域，特别涉及一种多屏拼接装置及其多屏 拼接方法。

背景技术

在目前的多屏显示领域中，有采用单颗图像处理单元(Graphic Processing  Unit，简称GPU)和多颗GPU两种方式，其中，采用多颗GPU的方案通常是 由分布在多张显卡中的多颗通用GPU产生高分辨率多屏信号，这种方案能够实 现高分辨率的多屏拼接，但是由于通用GPU没有协同完成3D图像的机制，多 颗通用GPU很难协同运算完成完整的3D图像，因此目前的多颗GPU的多屏 拼接显示局限于2D显示上，申请号为200810026939.X的发明专利申请公开了 一种多屏拼接方法及装置，其根据拼接后的总分辨率与GPU的图像输出口的带 宽标准调整GPU的输出刷新率，使GPU的输出分辨率符合拼接总分辨率的要 求，再对所输出的视频数据进行分割，以及在对应的标准像素时钟的作用下进 行标准的拼接输出，实现高分辨率的多屏拼接，这种利用单颗GPU将其产生的 完整的3D图像通过视频输出口输出图像并经过图像分割后进行显示的多屏显 示方案，可以满足部分高分辨率的多屏拼接显示3D图像的要求，但是，现有 技术中的方式都是通过GPU的图像输出口将可显示的图像传输给显示单元进 行显示，由于现有通用GPU的图像输出口的数量以及带宽的限制，使得能输出 的分辨率以及可驱动的拼接单元的数目较少，难以输出超高分辨率的3D图像， 同时，由于各通用GPU的视频端口是相同的，在应用中也无法灵活地配置行列 数(如GPU通常只有两个视频端口，就不便配置出屏数为奇数的拼接系统)， 限制了多屏拼接显示技术的应用。

发明内容

针对上述现有技术中存在的问题，本发明的目的在于提供一种多屏拼接装 置及其多屏拼接方法，其可以输出超高分辨率的图像、且具备较好的实时性。

为达到上述目的，本发明采用以下技术方案：

一种多屏拼接装置，包括：带高速计算机交换接口的成像模块、计算机、 高速计算机交换接口设备、以及至少两个带高速计算机交换接口的显示模块，

所述成像模块，用于接收所述计算机发送的运算及分割图像的指令，根据 所述指令运算产生所需图像数据，并根据所述高分辨率显示环境的拼接单元的 行列配置、以及各拼接单元的分辨率对图像数据进行分割，并将分割后的图像 数据通过所述高速计算机交换接口设备传输给对应的显示模块；

所述计算机，用于向所述成像模块发送所述运算及分割图像的指令；

所述显示模块，用于接收所述分割后的图像数据，并按显示单元的物理分 辨率产生对应的扫描时序后，将该分割后的图像数据在所述扫描时序的控制下 发送给对应的拼接单元进行显示。

优选地，所述高速计算机交换接口设备分别与所述成像模块、各所述显示 模块以及所述计算机相连接。

优选地，所述高速计算机交换接口设备为PCI-Express底板。

优选地，所述成像模块包括：与所述高速计算机交换接口设备连接的GPU， 用于根据所述指令运算产生所需图像数据，并根据所述高分辨率显示环境的拼 接单元的行列配置、以及各拼接单元的分辨率对图像数据进行分割，并将分割 后的图像数据通过所述高速计算机交换接口设备传输给对应的显示模块；与所 述GPU连接的存储器，用于存储所述图像数据；和/或；所述显示模块包括： 与所述高速计算机交换接口设备连接的处理单元，用于接收所述分割后的图像 数据，并按显示单元的物理分辨率产生对应的扫描时序后将该分割后的图像数 据在此扫描时序的控制下发送给对应的拼接单元进行显示；与所述处理单元连 接的存储单元，用于将所述分割后的图像数据予以储存。

优选地，所述处理单元为GPU、或者FPGA；和/或；所述存储单元的储存 为临时性存储。

优选地，所述高速计算机交换接口设备同时与所述计算机、以及各所述显 示模块相连接，所述成像模块与所述计算机相连接，所述高速计算机交换接口 设备为交换机，所述成像设备分割后的图像数据通过所述计算机、所述高速计 算机交换接口设备传输给对应的各所述显示模块。

优选地，所述交换机为千兆交换机或者千兆以上交换机。