[发明专利]一种高速动态伪随机计数装置

说明书

技术领域

本发明涉及一种数字电路计数装置，特别涉及一种高速动态伪随机计数装置。

背景技术

计数器是数字电路中最为常用的模块单元之一，通常情况下，电路最常用的计数电路多为2进制或10进制的计数装置，这种计数装置电路实现后的运行速度受到进位产生的延时的影响，计数级数提高会显著降低计数装置的运行速度。

发明内容

本发明是针对现有计数器计数级数提高后会影响运行速度的问题，提出了一种高速动态伪随机计数装置，计数值具有伪随机特性，可以用于保密计数等环境，由于计数和进位方式简单，电路实现的运行速度很高，且不受计数级数影响，配合动态电路设计方案，本装置可以达到普通2进制或10进制计数器无法比拟的运行速度，可以用于如高精度时间测量等高速电路领域，并可达到很低的实现成本。

本发明的技术方案为：一种高速动态伪随机计数装置，装置计数宽度为N，包括S[0]……S[N-1]N个计数值存储单元，存储单元S[0]……S[N-1]采用移位寄存器方式，计数脉冲信号和计数使能信号控制移位寄存器移位，末尾两个存储单元信号S[N-1]和S[N-2]通过单个逻辑门产生首位存储单元信号S[0]。

所述存储单元S用动态电路实现。所述用动态电路实现的存储单元由CMOS动态电路组成，每个由两级晶体管电路：第一晶体管电路g1和第二晶体管电路g2组成，所述两级晶体管电路结构完全相同，分别由第一NMOS晶体管、第二NMOS晶体管、第三PMOS晶体管和第四PMOS晶体管串连组成；第二NMOS晶体管和第三PMOS晶体管构成一个标准反相器，第一NMOS晶体管和第四PMOS晶体管分别受两级使能信号，第一使能信号C1和第二使能信号C2控制，在第一使能信号C1和第二使能信号C2控制下存储单元电路完成移位、锁存和输出。

本发明的有益效果在于：本发明高速动态伪随机计数装置，利用伪随机序列产生计数值将会进一步提高加密加扰系统的安全性，同时提高计数器运行速度，并且计数速度与计数长度无关，特别适合于长范围计数，同时电路实现简单可靠，尤其适合于采用CMOS动态电路实现，并可达到很低的实现成本。

附图说明

图1本发明高速动态伪随机计数装置中电路实现原理框图；

图2本发明高速动态伪随机计数装置中动态CMOS电路设计实现的计数存储单元结构图；

图3本发明高速动态伪随机计数装置中交替时钟C1/C2波形图。

具体实施方式

1、工作原理

本装置的基本原理基于如下伪随机序列产生的布尔表达式：设有N位存储单元，每个单元的值为S[n]，设S[n]初始值为1

S[0]=S[N-1]⊕S[N-2]]]>[1]

S[n]＝S[n-1]，n＝1...N-1

依据上述布尔表达式产生的序列呈现伪随机特性，例如S[n]初值为1，N＝4时，产生的时间序列如下表1：

表-1