[发明专利]消除浅沟道隔离中角落效应的研磨方法

说明书

技术领域

本发明涉及一种半导体工艺，尤其涉及一种消除浅沟道隔离中角落效应的 研磨方法。

背景技术

在集成电路蓬勃发展的今天，元件缩小化与集成化是必然的趋势，也是各 界积极发展的重要课题。当元件尺寸逐渐缩小，集成度(Integration)逐渐提 高，元件间的隔离结构也必须缩小，因此元件隔离技术困难度也逐渐增高。元 件隔离有利于区域氧化法(Local Oxidation，LOCOS)来形成的场氧化层(Field  Oxide)，由于场氧化层受限于其外形的鸟嘴(Birds Beak)特征，要缩小其尺 寸实有困难。有鉴于此，已有其他元件隔离方法持续被发展出来，其中以浅沟 道隔离(Shallow Trench Isolation，STI)最被广泛应用，尤其应用于次半微 米(Sub-half Micron)的集成电路制作工艺中。

浅沟道隔离的制造，一般使用氮化硅作为硬掩膜，以各向异性(anisotropy) 蚀刻法在半导体基底上定义陡峭的沟槽，之后再将沟槽填满氧化物，形成氧化 物插塞，以作为元件浅沟道隔离结构，这样制作，往往会在氧化硅插塞边缘形 成凹陷部分，而产生所谓的角落效应(Corner Effect)。在后续的制造过程中， 例如利用离子注入形成源极与漏极时，此一边缘角落将会积累电荷，引起晶体 管通道中不正常的次临限电流(Subthreshold Current)而导致颈结效应(Kink  Effect)，使得晶体管无法正常运作。0.13微米以下的元件例如CMOS器件中， NMOS晶体管和PMOS晶体管之间的隔离均采用浅沟道隔离(STI)工艺形成，图 1为浅沟道隔离结构示意图，在这种工艺中，先在衬底100上形成浅沟道，元件 之间用刻蚀的沟槽130隔开，然后在沟槽侧壁和底部形成衬垫氧化层110，再利 用化学气相沉淀(CVD)在浅沟道中填入绝缘介质，例如氧化硅。在填入绝缘介质 以后，沉淀致密且硬度较高的氧化硅层刻蚀停止层120，然后用化学机械研磨 (CMP)的方法研磨上述填充的绝缘物质使沟槽表面平坦化。

浅沟槽隔离结构的制造工艺中，在半导体基底材料上形成沟槽130后，隔 离沟槽的侧壁在后续的工艺步骤(如热氧化工艺)中发生氧化，其结果造成隔 离沟槽基底的体积膨胀，因而引发沟槽侧壁与绝缘填充物之间的应力问题，在 浅沟槽内形成衬垫氧化层110后，衬垫材料与绝缘填充物之间也会产生应力。 而且应力较为集中的部位多位于沟槽130与衬底100表面相连接的拐角部140 处，如图1所示。当器件的特征尺寸进入到65纳米以及65纳米以下的工艺节 点后，元件的密集程度越来越高，元件之间的空间距离变得非常微小，这种应 力会改变沟槽两侧NMOS和PMOS的沟道晶格结构，影响载流子浓度，导致载流 子的迁移率的改变，增加了产生漏电流的机会。

化学机械研磨法是提供超大规模(VLSI)或特大规模集成(ULSI)工艺过程 的“全面性平坦化”的一种技术，这种技术是利用类似“磨具”的机械式研磨 远离，配合适当的化学助剂，把晶片表面高低起伏不一的轮廓加以磨平的平坦 化技术。图2表示化学机械研磨平坦化工艺过程的设备简图，在图2中，一个 用来进行晶片14研磨的研磨台10，以及一个用来抓住被研磨晶片14的握柄16 所组成。其中，握柄16抓住晶片14的背面，然后，把晶片14的正面压在铺有 一层研磨垫12的研磨台10上，以进行化学机械研磨。当化学机械研磨在进行 时，研磨台10和握柄16均顺着一定的方向旋转，而且在研磨时，用来帮助化 学机械研磨进行的化学助剂(图中未示)，持续不停地供应到研磨台10上，即 利用化学助剂所提供的化学反应，以及晶片14在研磨台10上所承受的机械研 磨，把晶片14上凸出的沉积层一步一步地加以去除。目前，研磨台10对晶片 14表面施加的研磨压力为4磅/平方英寸，而研磨台10的旋转速度为110转/ 分钟，握柄16的旋转速度为108转/分钟，两者转向相反，这样可以以较短的 时间将晶片研磨好，但是，在这种研磨压力和旋转速度下，角落效应却十分的 明显，这是因为较大的研磨压力和较快的旋转速度会增大沟槽侧壁与绝缘填充 物之间的应力，因此，要避免在研磨过程中产生角落效应，就必须减小沟槽侧 壁与绝缘填充物之间的应力。

发明内容

为了克服现有技术中存在的研磨过程发生浅沟道隔离的角落效应从而导致 产品缺陷的问题，本发明提供一种在研磨过程中避免角落效应从而保证产品良 率的研磨方法。