[发明专利]数字延迟锁相环

权利要求书

1.一种数字延迟锁相环，包括从模块和主模块，所述主模块接收参考时钟信号并进行处理，得出控制信号给从模块，所述从模块包括粗延迟单元、精延迟单元和多路选择器，其特征在于，所述主模块包括：

振荡环，用以产生振荡的时钟信号，所述振荡环为由若干反相器串联组成的闭环回路；

内部延迟补偿单元，用以补偿所述从模块中的精延迟单元的固有延迟和多路选择器延迟的时间；

数字控制单元，用以在若干参考时钟周期内，产生使能信号，对所述振荡环产生振荡的时钟信号进行计数并根据计数得到的值将参考时钟的周期数字化，所述参考时钟的周期T_clk表示为：

T_clk＝2αx/β*t_cd

其中，α为振荡环中反相器的个数；x为计数得到的值；t_cd为单个反相器的延迟时间；β为产生使能信号时所选取的参考时钟的周期个数。

2.如权利要求1所述的数字延迟锁相环，其特征在于：所述内部延迟补偿单元包括若干粗延迟单元、若干精延迟单元、延迟源、触发器和若干匹配精延迟单元。

3.如权利要求2所述的数字延迟锁相环，其特征在于：所述触发器为D触发器。 

4.如权利要求1所述的数字延迟锁相环，其特征在于：所述数字控制单元包括计数器，用于对所述振荡环产生振荡的时钟信号进行计数。