[发明专利]液晶显示器的栅极线驱动装置无效
申请号: | 200910046460.7 | 申请日: | 2009-02-23 |
公开(公告)号: | CN101510403A | 公开(公告)日: | 2009-08-19 |
发明(设计)人: | 朱修剑 | 申请(专利权)人: | 上海广电光电子有限公司 |
主分类号: | G09G3/36 | 分类号: | G09G3/36;H03K19/018;G02F1/133 |
代理公司: | 上海申汇专利代理有限公司 | 代理人: | 白璧华 |
地址: | 200233上*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 液晶显示器 栅极 驱动 装置 | ||
1、一种液晶显示器的栅极线驱动装置,包括:
一时序控制器,提供时钟信号CKV、时钟信号CKVB、低电平信号VL、高电平信号VH、初始脉冲STV和终端脉冲STVB,所述时钟信号CKV和时钟信号CKVB的相位相反;
多个上拉驱动单元和下拉驱动单元,分开设置于n行栅极线的两端,n为自然数,每个驱动单元包括第一时钟输入端子、置位端子、复位端子、进位输出端和栅极线输出端,每条栅极线的两端分别和一个上拉驱动单元和一个下拉驱动单元的栅极线输出端相连;
所述上拉驱动单元第一时钟输入端子按奇偶行分别和所述时钟信号CKV和时钟信号CKVB相连,所述上拉驱动单元包括高电平端子和低电平端子,分别和所述低电平信号VL、高电平信号VH相连;
所述下拉驱动单元包括低电平端子,和所述低电平信号VL相连;
所述多个上拉驱动单元和多个下拉驱动单元分别串连在一起,其中,第一行驱动单元的置位端子与初始脉冲STV相连,其余驱动单元的置位端子与前一行驱动单元的进位输出端子相连;每一行驱动单元的复位端子与后一行驱动单元的栅极线输出端子相连,最后一行驱动单元的复位端子与终端脉冲STVB相连;
其特征在于,所述下拉驱动单元还包括第二时钟输入端子,所述下拉驱动单元的第一时钟输入端子和第二时钟输入端子分别和所述时钟信号CKV和时钟信号CKVB相连。
2、根据权利要求1所述的液晶显示器的栅极线驱动装置,其特征在于,所述栅极线驱动装置还包括一个补充上拉驱动单元和一个补充下拉驱动单元,对补充上拉驱动单元,所述第一时钟输入端子与时钟信号CKV相连,所述置位端子与最后一行上拉驱动单元的进位输出端子相连,所述复位端子与进位输出端子和最后一行上拉驱动单元的进复位端子相连,所述栅极线输出端空置;对补充下拉驱动单元,所述第一时钟输入端子、第二时钟输入端子分别与时钟信号CKV、CKVB相连,所述置位端子与最后一行下拉驱动单元的进位输出端子相连,所述复位端子与进位输出端子和最后一行下拉驱动单元的进复位端子相连,所述栅极线输出端空置。
3、根据权利要求1或2所述的任一项的液晶显示器的栅极线驱动装置,其特征在于,所述下拉驱动单元包括:
一栅极线输出端子:与第七TFT和第五TFT的漏极相连;
一进位输出端子:与第一TFT的源极相连;
第一时钟输入端子:与第一TFT的漏极和第四TFT的栅极相连;
第二时钟输入端子:与第三TFT和第五TFT的栅极相连;
一低电平输入端子:与第五TFT的源极、第六TFT的源极、第七TFT的源极相连;
一置位端子:与第三TFT的漏极、第二TFT的栅极与漏极相连;
一复位端子:与第六TFT的栅极和第七TFT的栅极相连;
其中,第一TFT的栅极与第二TFT的源极、第六TFT的漏极、第三TFT的源极和第四TFT的漏极相连接。
4、根据权利要求3所述的液晶显示器的栅极线驱动装置,其特征在于,所述TFT为n型TFT,第一TFT、第二TFT、第三TFT和第七TFT的沟道长宽比为1500um/5um;第四TFT、第五TFT和第六TFT的沟道长宽比为150um/5um。
5、根据权利要求1或2所述的液晶显示器的栅极线驱动装置,其特征在于,所述栅极线驱动装置通过TFT技术直接在TFT下基板上形成。
6、根据权利要求3所述的液晶显示器的栅极线驱动装置,其特征在于,所述栅极线驱动装置通过TFT技术直接在TFT下基板上形成。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海广电光电子有限公司,未经上海广电光电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200910046460.7/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种触摸按键的制作工艺
- 下一篇:图像数据库中的图像更新方法、服务器及系统