[发明专利]采用一体化存储架构的数字电视信道、信源解码芯片接收机

说明书

技术领域

本发明用于数字电视芯片和系统的设计，提出了一种信道解调和信源解码共用外挂存储器资源的方案，节约系统资源和成本。

背景技术

数字电视解码芯片的核心部分包括信道和信源的解码.长时间以来，信道解码芯片不需要外挂DRAM，即使与信源解码新片完成单芯片整合，也不使用系统芯片(SOC)的外部存储资源.

然而，随着一些更复杂的调制和解调方案的导入，例如GB20600-2006信道解调制芯片所需存储量急速增大有必要外挂DRAM.

这种方案解调的DRAM可与信源解码芯片(通常已系统整和芯片即SOC)共享，则可能进一步提高整和度，降低系统元器件物料成本.

发明内容

本发明提出一种信道解调与主芯片各功能模块共用DRAM的架构.主要特点为：

1)整个系统共用一组DRAM(如一片或多片SDR/DDR/DDR2)

2)整个系统合用一个DRAM控制器

3)DRAM控制器的仲裁器接口部分开有多个接口以支持不同系统模块，包括信道解调模块

4)DRAM控制器的仲裁机制包括对来自解调模块DRAM使用申请的仲裁

附图说明

图1是现有技术的数字电视接收机框图

图2为本发明之数字电视接收机框图

其中

A为DRAM

B为DRAM控制器

C为解调模块

D为其他功能模块

E为DRAM仲裁电路

图3是下文中封顶和保底机制的示意图。

具体实施方式

DRAM控制仲裁机制可采用通常的算法。

在复杂系统中为保险起见对来自特定(如解调)模块的申请进行”封顶”和”保底”

a.封顶机制：由于特定模块优先级较高，采用”批准”一定可调间隔方式，以免特定模块无限使用带宽

b.保底机制：由于相对屏显等模块特定模块优先级不可能是最高，加保底机制，以保证可取的最低需求的带宽.保底机制可以用最低申请批准比例计数的方式实现。