[发明专利]在器件的掺杂多晶硅沟槽上形成钛化硅层的方法

说明书

技术领域

本发明涉及半导体器件制造技术，特别涉及一种在器件的掺杂多晶硅沟 槽上形成钛化硅(TiSi2)层的方法。

背景技术

随着半导体器件的发展，如金属氧化物半导体场效应晶体管(MOSFET) 的发展，半导体器件的导通速度成为了半导体器件质量好坏的重要判断标 准。在制造半导体器件时，自对准钛化硅方法被引进来，作为提高具有掺杂 多晶硅沟槽器件的导通速度手段。自对准钛化硅方法就是在器件的掺杂多晶 硅沟槽上制作氧化硅侧墙后，再沉积TiSi2层，其中，氧化硅侧墙避免了掺 杂多晶硅沟槽中的掺杂多晶硅和在器件衬底有源区上形成的TiSi2层之间的 短路。

结合图1a～图1f所示的现有技术在器件的掺杂多晶硅沟槽上形成TiSi2 层的剖面结构图，采用图2所示的现有技术在器件的掺杂多晶硅沟槽上形成 TiSi2层的方法流程图，具体说明如何在掺杂多晶硅沟槽中形成TiSi2层的。

图2所示的方法具体步骤为：

步骤201、如图1a所示，在器件衬底10上依次沉积垫氧化膜20及氮 化硅层30；

在本步骤中，器件衬底10上已经包括了有源区(AA，Acive Area)；

步骤202、在氮化硅层30上采用正硅酸乙脂(TEOS)-臭氧方法沉积氧 化硅层40；

在本步骤中，采用TEOS-臭氧方法沉积氧化硅层40是为了避免器件表 面和边角的损伤；

步骤203、按照掺杂多晶硅沟槽形状图案化氧化硅层40后，依次刻蚀 氧化硅层40、氮化硅层30、垫氧化膜20及器件衬底10，得到如图1b所示 的沟槽11；

在本步骤中，器件衬底10所刻蚀的部分不包括器件衬底10上的AA， 且和AA有一定距离；

步骤204、在沟槽11内沉积氧化硅层50后，沉积掺杂多晶硅柱21直 到超过氮化硅层30，如图1c所示；

在本步骤中，掺杂多晶硅柱21中掺杂的物质可以为磷；

在本步骤中，掺杂多晶硅柱21沿着沟槽11内沉积的氧化硅层50的边 界沉积生长，当沟槽11内沉积的氧化硅层50的两边沉积生长的掺杂多晶硅 柱21在沟槽中间合拢时，会形成一条裂缝。该裂缝的宽度随着掺杂多晶硅 柱21的高度增加而增大；

步骤205、依次去除氧化硅层40及氮化硅层30，如图1d所示；

步骤206、在掺杂多晶硅柱21及暴露的器件衬底10上沉积氧化硅层后， 刻蚀氧化硅层至垫氧化膜20，得到图1e所示的结构，即在掺杂的多晶硅柱 21上形成了氧化硅侧墙22，如图1e所示；

在本步骤中，垫氧化膜20被用来作为刻蚀终止层，而氧化硅侧墙22厚 度为几十纳米，用于作为在后续沉积Ti时作为阻挡层，避免掺杂多晶硅柱 21和在器件衬底10有源区形成的TiSi2层之间的短路；

步骤207、在图1e所示的器件结构上沉积钛(Ti)，然后采用快速退火 (RTA)处理，形成钛化硅(TiSi2)层60，作为图1e所示的器件和上层要 制作的金属互连层之间的粘合剂，如图1f所示；

在本步骤中，由于氧化硅侧墙22的存在，所以位于器件衬底10上的 AA的电流不会因为钛化硅(TiSi2)层中的Ti离子直接导通到掺杂多晶硅 柱21上，造成短路。

从图2可以看出，在采用步骤204沉积掺杂多晶硅柱21时会出现裂缝， 这个裂缝在后续的制成工艺中会带来两个问题：第一个问题，该裂缝在后续 的制成过程中会扩大，从而在步骤206形成氧化硅侧墙的同时将二氧化硅沉 积在裂缝中，并难以去除，造成了在步骤207形成TiSi2层时，该层薄膜不 连续(在二氧化硅层上无法形成TiSi2层)，导致较高的接触电阻；另一个 问题，由于掺杂多晶硅柱21高出器件衬底10表面，在后续金属互连层的制 成过程中，会导致表面起伏较大，需要进行额外的平坦化工艺，以避免金属 互连层中的连接孔在光刻过程中因为表面起伏较大而发生变形。

发明内容

有鉴于此，本发明提供一种在器件的掺杂多晶硅沟槽中形成TiSi2层的 方法，该方法能够保证所形成的TiSi2层薄膜连续且保证在后续金属互连层 的制成工艺过程中使表面平整。

为达到上述目的，本发明实施例的技术方案具体是这样实现的：

一种在器件的掺杂多晶硅沟槽上形成钛化硅TiSi2层的方法，该方法包 括：