[发明专利]电感器以及提高电感器的品质因子的方法

说明书

技术领域

本发明涉及半导体元器件的制造技术，尤其是指一种电感器以及提高电感器的品质因子的方法。

背景技术

在现有的半导体元器件的制造技术中，平面电感器(Planar inductor)是射频(RF)集成电路(IC)中重要的组成部分，例如，在电压控制振荡器(VCO，Voltage Controlled Oscillators)，低噪声放大器(LNA，Low-Noise Amplifiers)、混频器(Mixer)等射频集成电路中均需使用平面电感器。而在所述的平面电感器中，最常用的有差分电感器(Differential Inductor)和3端子差分电感器(3-terminal Differential Inductor)等电感器。

电感器一般可用于阻抗转换(Impedance Transformation)以及射频集成电路之上的频率调谐。相对于其它的组件来说，电感器将占用较大的基片面积，而电感器所占用的较大的面积将在高频下使得该电感器与硅基底之间的寄生电容(Parasitic Capacitance)也较大，从而导致了基底噪声，与此同时，该基底噪声也将对电感器的品质因子(Quality Factor)造成不良影响。对于电感器来说，品质因子是一个很重要的参数。所述品质因子是电感器中存储的能量与损失的能量的比值，电感器的品质因子越高，则表明该电感器的功耗越小、效率越高。由于品质因子的大小将对相位噪声和电路的性能产生较大的影响，因此越来越多的研究者开始关注于如何尽可能地提高电感器的品质因子。

发明内容

有鉴于此，本发明的主要目的在于提供一种电感器以及提高电感器的品质因子的方法，从而有效地提高电感器的品质因子。

为达到上述目的，本发明中的技术方案是这样实现的：

一种电感器，包括半导体衬底、至少一层金属层和电感线圈，该电感器还包括：用于隔绝基底噪声的保护环；

所述电感线圈，设置于所述电感器的顶层的金属层中；

所述保护环的侧壁的底部设置于所述半导体衬底之上，所述保护环的侧壁的顶部通过通孔与所述电感器的第一金属层连接，且所述保护环的侧壁环绕于所述电感线圈在所述半导体衬底上的垂直投影的四周。

所述保护环的侧壁竖直设置于所述半导体衬底与第一金属层之间。

所述保护环的侧壁所围成的底面为矩形。

所述矩形为正方形。

所述电感线圈与所述保护环的侧壁在水平方向上的距离相等。

所述电感线圈与所述保护环的侧壁在水平方向上的距离为0～30微米。

所述电感线圈与所述保护环的侧壁在水平方向上的距离为30微米。

所述电感器为差分电感器或3端子差分电感器。

本发明中还提供了一种提高电感器的品质因子的方法，该方法包括：

在所述电感器的顶层的金属层中设置一个电感线圈；

在所述电感器中设置一个用于隔绝基底噪声的保护环，所述保护环的侧壁的底部设置于所述电感器的衬底之上，所述保护环的侧壁的顶部通过通孔与所述电感器的第一金属层连接，且所述保护环的侧壁环绕于所述电感线圈在半导体衬底上的垂直投影的四周。

综上可知，本发明中提供了一种电感器以及提高电感器的品质因子的方法。在所述的电感器以及提高电感器的品质因子的方法中，由于在电感器中加入了一个保护环，可以有效地隔绝基底噪声，从而有效地提高了电感器的品质因子。

附图说明

图1为本发明中具有保护环的差分电感器的俯视图。

图2为本发明中具有保护环的3端子差分电感器的俯视图。

图3为本发明中提高电感器的品质因子的方法的流程示意图。

具体实施方式

为使本发明的目的、技术方案和优点表达得更加清楚明白，下面结合附图及具体实施例对本发明再作进一步详细的说明。

在本发明的技术方案中，将通过在电感器中设置一个保护环的方式，从而有效地提高电感器的品质因子。

为了叙述的方便，以下将以差分电感器和3端子差分电感器为例对本发明的技术方案进行说明。

实施例一：