[发明专利]基于集中式目录的嵌入式多核缓存一致性方法

说明书

技术领域

本发明涉及多核处理器体系领域，尤其涉及一种基于集中式目录的嵌入式多核缓存一致性方法。

背景技术

未来的微处理器芯片结构越来越强调结构的层次化、功能部件的模块化和分布化，让每个功能部件都相对地简单，部件内部尽可能保持连线的局部性。在此情况下，更高并行度的片上多核结构应运而生。片上多核处理器CMP(Chip Multi-Processor)是在20世纪90年代出现的一种体系结构设计，最初是由美国斯坦福大学的研究人员提出，其思想是在单个芯片上利用丰富的晶体管资源集成多个处理器核，通过多核并行执行的方式开发指令级、线程级等各个层次并行度来提高性能。

CMP结构是利用海量集成度构造新型高性能处理器的重要探索之一，以其良好的可扩展性、可重用性、低功耗和容忍线延迟等优点被业界广泛看好和接受，已经成为目前高性能微处理器体系结构的发展趋势。进入21世纪后，主要微处理器制造厂商陆续开发基于CMP的多核CPU，，如IBM的Power6[12]、Sun的OpenSparcT1[13]、Intel的Montecito[14]等。针对特定领域的微处理器，如IBM与索尼、东芝合作设计，用于图形工作站和PS3游戏机的Cell处理器[15]，以及主要面向嵌入式领域的MIPS、ARM微处理器也推出了多核处理器架构。

存储层次向来是制约处理器性能的关键因素，运算性能的发挥在极大程度依赖于访存子系统对运算数据的高效供应。在多核CPU环境中，多个处理器同时运行的多线程竞争单芯片有限的缓存、带宽等存储资源，造成访存冲突加剧，传统的访存瓶颈将变得更加突出，存储系统是决定多核处理器性能的关键因素之一。

在多核CPU中，每个处理器都有自己私有的缓存，并在二级缓存、三级缓存或者主存级别进行共享。然而，由于同一数据块在多个处理器私有缓存中的副本不一致，在改善访存性能的同时会产生缓存一致性问题。对于高速缓存一致性，如果一个存储器系统满足以下三个条件，则认为该存储器系统是一致的：

1)对于处理器P对X进行写操作之后的读请求，如果在P的写操作之后没有其它处理器对x进行写操作，那么返回的是处理器P写的值。

2)在处理器Q对x进行写操作后，处理器P对x进行读请求，如果这两个操作之间有足够的间隔，且两者之间没有其它写操作，那么返回给P的是Q所写的值。

3)对同一地址的写操作是串行执行的，也就是说，任何两个处理器对同一个地址的两个写操作在所有处理器看来都有相同的顺序。

从硬件角度来看，多核CPU引入高速缓存一致性协议维护存储器系统的一致性。在支持高速缓存一致性的多核CPU中，共享数据可以迁入本地高速缓存进行访问，从而有效减少了访问远程共享数据的延迟，进而减少对共享缓存的带宽要求。同时由于本地缓存为读取的共享数据作了备份，所以一致性的高速缓存访问这些副本时可以减少访问延迟和读取共享数据时的竞争现象。

根据写操作的处理方式不同，缓存一致性协议可分为写无效(WriteInvalidate)与写更新(Write Update)两类。实现缓存一致性协议的关键在于跟踪所有共享数据块的状态。目前广泛使用的有两类协议，它们采用不同的技术跟踪共享数据。一是目录式，把物理存储块的有效状态存放在一个地点，称之为目录。二是监听式，每个含有物理存储器中数据块副本的高速缓存还要保留该数据块有效状态的副本，但是不集中地保存状态。高速缓存通常放在共享存储总线上，所有的高速缓存控制器对总线进行监听，来确定它们是否含有总线上请求的数据块的副本。

发明内容

本发明的目的是在于提出多核处理器环境下基于集中式目录的缓存一致性方法。

本发明解决其技术问题采用的技术方案如下：

各处理器对存储层次的访问过程是首先查找处理器核内部的数据缓存和指令缓存，查看其中是否存在所要访问的数据，数据缓存根据相应数据缓存块的状态向目录控制器发出请求，目录控制器根据目录项的内容控制数据缓存和共享缓存的数据通信。如果发现要访问的数据仍然不在共享缓存中，启动共享缓存对主存的访问。不管在哪一级存储层次中找到了要寻址的单元，对目标访问以后，都要设置和修改维护数据一致性的标识位以便在后面的处理过程中根据恰当的标识进行修改或读取数据。

1)缓存块的状态划分