[发明专利]接触孔的制作工艺

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及接触孔的制作工艺。

背景技术

随着半导体制造技术的飞速发展，为了达到更快的运算速度、更大的数据存储量以及更多的功能，半导体芯片朝着高集成度方向发展，器件尺寸越来越小。

在小尺寸的半导体器件制作工艺中(例如0.13um及其以下)，存在不同器件之间或者同一器件的源漏极与栅极共享接触孔的情况，参考附图1所示，即为同一器件的源漏极与栅极共享接触孔的情况。附图1中所示的半导体器件结构，包括半导体衬底100以及位于半导体衬底100上的栅极结构，所述的栅极结构包括部分覆盖半导体衬底100的栅氧化层110以及位于栅氧化层110上的栅极120；位于所述栅极120上的第一导电层130，用于电连接第一导电层130；完全覆盖所述栅极结构以及第一导电层130的绝缘材料层140，如图1中所示的，绝缘材料层140覆盖第一导电层130的上表面和侧壁，栅极120的侧壁以及部分栅氧化层110(即附图中未被栅极覆盖的那一部分)；位于栅极结构两侧的半导体衬底内的源极和漏极(图中未示出)，以及位于半导体衬底上栅极结构两侧的第二导电层150，用于电连接源极/漏极；完全覆盖绝缘材料层140和第二导电层150的硬掩膜层160，所述硬掩膜的材料例如氮化硅等。在所述半导体衬底以及上述的半导体器件上，通常形成有层间介质层170，用于层与层之间以及器件之间的绝缘隔离。

现有技术中，通常采用如下的工艺制作共享接触孔：在所述的层间介质层上形成光阻图形，所述光阻图形的开口位置位于所述半导体器件的部分栅极结构以及部分源/漏极结构的上方，以所述光阻图形为掩膜，依次刻蚀层间介质层，硬掩膜层160，绝缘材料层，直至完全暴露出第二导电层，形成附图2中所示的接触孔190，所述的刻蚀工艺中，需要完全去除接触孔位置的硬掩膜层，因此，通常都会过刻蚀，以保证接触孔位置的第二导电层上没有硬掩膜层的残留。所采用的刻蚀气体例如可以采用CF₄，CHF₃，N₂，Ar的混合气体流量可根据具体工艺进行调整，为本领域技术人员熟知的现有技术，在此不再赘述。

从图2中可以看出，接触孔的底部对栅氧化层甚至源漏极都会造成一定的过刻蚀，这是由于在上述的共享接触孔制作工艺中，硬掩膜层的材料为氮化硅，而硬掩膜层下对应源漏区域的膜层(绝缘材料层和栅氧化层)材料为氧化硅，而上述的刻蚀气体对氮化硅和氧化硅的选择比差别不大，为(1.0～1.3)∶1，因此，会造成源漏极对应区域栅氧化层甚至源漏极的过刻蚀，从而导致器件失效。

发明内容

本发明解决的问题是提供一种接触孔的制作工艺，以避免现有刻蚀工艺中由于刻蚀气体对硬掩膜层和绝缘材料层以及栅氧化层的刻蚀选择比差别不大，刻蚀过程中造成源漏极对应区域的过刻蚀，导致器件失效的缺陷。

本发明提供了一种接触孔的制作工艺，包括：

提供半导体衬底，位于半导体衬底上的半导体器件以及覆盖半导体衬底和所述半导体器件的层间介质层，其中，所述的半导体器件包括位于半导体衬底上的栅极结构，位于所述栅极结构上的第一导电层，完全覆盖所述栅极结构以及第一导电层的绝缘材料层，位于半导体衬底上栅极结构两侧的第二导电层，以及完全覆盖绝缘材料层和第二导电层的硬掩膜层，

在层间介质层上形成掩膜图形，掩膜图形的每一开口的位置都与部分第一导电层和部分第二导电层的位置对应；

依次刻蚀所述层间介质层，硬掩膜层，绝缘材料层直至暴露出部分第二导电层；

继续刻蚀，直至完全去除第二导电层上的硬掩膜层，所述刻蚀气体包括CHF₃，CH₂F₂，O₂，其中CHF₃与CH₂F₂的流量比小于等于5，且CHF₃与CH₂F₂的流量之和小于等于100sccm，O₂的流量为3-9sccm；

去除层间介质层上的掩膜图形。

本发明由于将刻蚀形成接触孔的工艺分为两步进行，第一步去除大部分的需刻蚀物质，尤其是大部分的硬掩膜层，一直到第一导电层暴露出来，此时采用第二步，采用对硬掩膜层和栅氧化层以及源/漏极选择比高的刻蚀气体(刻蚀选择比大于2.0)，在保证完全去除硬掩膜层的情况下，保证最小的栅氧化层以及源/漏极损失。

附图说明

图1为现有技术接触孔的制作工艺的半导体器件结构示意图；