[发明专利]金属氧化物半导体场效应晶体管的制造方法

说明书

技术领域

本发明涉及一种半导体制造方法，具体地说，涉及一种金属氧化物半导体场效应晶体管的制造方法。

背景技术

随着半导体技术工艺的进步，成本更低、功耗更小、速度更快的半导体器件已经成为半导体以及电子产业的普遍追求的目标之一。为了实现上述目标，提高集成度，缩小单元面积，在同样面积的芯片内制造更多的晶体管，半导体器件的尺寸需要持续地随着技术发展而进行微缩，栅极长度变得更短同时需要降低源漏的寄生电容以提高器件的开关速度。为了获得更短的栅长，通常的方法是升级光刻设备。目前光刻机已经成为半导体制造中最为昂贵的设备，一台193nm的光刻机的价格高达数千万美元。升级光刻设备需要巨额的投入。

金属氧化物半导体场效应晶体管中，源、漏极区的寄生电容可以分为两部分：底部的电容和侧面的电容。底部的电容与源、漏极区的面积成正比，侧面的面积与源、漏极区的周长及深度成正比。为了降低源、漏极区的寄生电容，目前的方法是使用超浅结(ultra-shallow junction)工艺降低源、漏极区的深度。然而，这种方法需要超浅离子注入设备和flash annealing(表面退火)设备，同样需要增加设备上的投入。同时，由于在形成金属硅化物时存在的spiking(穿刺)问题，超浅结非常容易遇到spiking导致的漏电问题。

发明内容

本发明要解决的技术问题是：提供一种金属氧化物半导体场效应晶体管的制造方法，突破光刻设备能够实现的最小栅长的限制，降低源、漏极区的寄生电容。

为解决上述技术问题，本发明提供一种金属氧化物半导体场效应晶体管的制造方法，该制造方法包括如下步骤：

提供一半导体衬底；

在所述半导体衬底上形成一凹槽；

分别在所述凹槽侧壁下方的半导体衬底内形成轻掺杂漏极区；

在所述凹槽的侧壁上分别形成栅极侧墙；

在所述栅极侧墙之间的半导体衬底表面上形成栅极介电层；

在所述栅极侧墙和栅极介电层围成的收容空间内形成栅极；

在所述栅极侧墙两侧的半导体衬底内，分别形成源极区和漏极区，所述源极区和漏极区与同侧的轻掺杂漏极区相连。

进一步的，还包括在所述源极区、漏极区以及栅极上形成金属硅化物的步骤。

进一步的，所述轻掺杂漏极区是采用离子注入的方式，以一定的倾角注入所述凹槽而形成的，所述倾角为离子注入方向与绝缘层表面形成的夹角。

进一步的，所述栅极为多晶硅栅极或者金属栅极。

进一步的，所述栅极介电层为硅的氧化物、硅的氮氧化物、HfO₂或者其他高介电常数的介质层。

进一步的，所述栅极侧墙为氧化物、氮化物、氧化物与氮化物的组合或者其他介质。

进一步的，所述绝缘层为氧化物、氮化物、氧化物与氮化物的组合或者其他介质。

进一步的，所述的金属硅化物为钛或钴或镍的硅化物。

与传统的金属氧化物半导体场效应晶体管的制造方法相比，本发明通过在半导体衬底上先形成一凹槽，再形成栅极侧墙，并在栅极侧墙之间生长形成栅极介电层以及栅极，从而突破了光刻设备能够实现的最小栅长的限制，缩小了源极区和漏极区之间形成的沟道长度。

而且，这种方法能够使源极区和漏极区高出沟道平面，从而在保证较低的源漏极串联电阻的同时降低了源、漏极区的寄生电容，提高了器件的性能。

附图说明

图1A～图1H为本发明制造流程的截面示意图。

具体实施方式

为了更清楚了解本发明的技术内容，特举具体实施例并配合所附图式说明如下。

请参阅图1A，提供一半导体衬底1，可选择地，根据需要，所述半导体衬底1中为P型衬底，或者为N型衬底，并在衬底内形成P阱(NMOS)或者N阱(PMOS)，然后在该半导体衬底1的表面上通过刻蚀的方式形成一凹槽2，如图1B所示。