[发明专利]连接孔测试结构及其透射电镜制样方法

说明书

技术领域

本发明涉及集成电路制造领域，尤其涉及连接孔测试结构及TEM制样方法。

背景技术

半导体制造工艺复杂，且制造成本极高，为保证制造质量，在制造半导体芯片过程中，通常在晶圆上制造测试结构，以在制造完成后进行测试。半导体芯片中包含很多通孔(Via)及接触孔(CT)等连接孔，其对半导体芯片质量有重大影响。目前业界一般在半导体芯片中制作连接孔测试结构，再在芯片制作完成后，通过连接孔测试结构来测试芯片中连接孔制作的质量。所述连接孔内通常填充有填充物。参照图1，在测试连接孔时，通常需制作出连接孔的检测样片10，再通过该检测样片10测量出连接孔侧壁薄膜，例如粘附层(Gluelayer)11及阻挡层(Barrier seed)12的厚度。其中美国专利相关文件US6.683.304公开有具体测试方案，但该测试方案存在下述问题：

参照图2，由于检测样片本身有厚度h，因此如果连接孔厚度d小于检测样片厚度h，则上述方案无法测量出Gluelayer及Barrier seed的厚度，而随着半导体行业45纳米等先进制程的开发，关键尺寸越来越小，上述问题日益严重，因此亟需相应解决方案。

发明内容

本发明解决的是在连接孔厚度小于检测样片厚度时，无法测量出连接孔侧壁Gluelayer及Barrier seed的厚度的问题。

本发明提供了连接孔测试结构，包括原始孔、校准孔及测量孔；其中原始孔、校准孔及测量孔的底面均为轴对称图形；且存在一个平面垂直于所述各个底面，所述平面与各底面相交的直线为各底面的对称轴；以及原始孔为连接孔；校准孔垂直于所述平面方向的厚度等于检测样片厚度，用于控制检测样片的厚度达到预期厚度；测量孔垂直于所述平面方向的厚度等于校准孔厚度与原始孔厚度之和，且测量孔与连接孔中待测量的对象需相同，以用于连接孔尺寸的测量。

本发明提供了连接孔测试结构的TEM制样方法，包括步骤：从连接孔测试结构一端的平行于所述平面的平面开始切割所述连接孔测试结构，直至切割到校准孔边缘；从连接孔测试结构另一端的平行于所述平面的平面开始切割所述连接孔测试结构，直至切割到校准孔的另一边缘。

与现有方案相比，本发明具备下述优点：

本发明提供的连接孔测试结构包含原始孔，校准孔及测量孔，测量孔的厚度等于校准孔厚度与原始孔厚度之和，且校准孔厚度等于检测样片厚度，因此测量孔的厚度就必定大于检测样片厚度，避免了现有连接孔测试结构中用于测量的连接孔厚度d小于检测样片厚度h而导致无法测量出连接孔Gluelayer及Barrier seed的厚度的问题。

附图说明

图1为现有连接孔测试结构的结构示意图；

图2为现有连接孔测试结构中连接孔厚度小于检测样片厚度的示意图；

图3为本发明实施例提出的连接孔测试结构的结构示意图；

图4为本发明实施例提出的连接孔测试结构的TEM制样方法流程图；

图5～图7为本发明实施例中连接孔测试结构TEM制样时制样过程示意图。

具体实施方式

针对背景技术提及的问题，本发明实施例提出如果能够保证连接孔测试结构中用于测量连接孔Gluelayer及Barrier seed的结构的厚度能够大于检测样片的厚度，则能够避免上述问题。基于该想法，本发明实施例提出下述连接孔测试结构，以避免由于连接孔厚度小于检测样片厚度而无法测量出连接孔Gluelayer及Barrier seed的厚度的问题。

图3为本发明实施例中连接孔测试结构的俯视图，结合该图，本发明实施例提出的连接孔测试结构包括：原始孔31、校准孔32及测量孔33；其中

原始孔31、校准孔32及测量孔33的底面均为轴对称图形；且存在一个平面A-A’垂直于所述各个底面，所述平面A-A’与各底面相交的直线为各底面的对称轴；以及

原始孔31为连接孔；

校准孔32垂直于所述平面A-A’方向的厚度等于检测样片厚度，用于控制检测样片的厚度达到预期厚度，所述预期厚度通常为检测样片厚度；

测量孔33垂直于所述平面A-A’方向的厚度等于校准孔32厚度与原始孔31厚度之和，且测量孔与连接孔中待测量的对象需相同，以用于连接孔尺寸的测量。

本实施例中，较佳的原始孔31及校准孔32各有两个，对称位于测量孔33两侧，在具体实施时，原始孔31、校准孔32及测量孔33的数量可以自主选择。

此外所述连接孔尺寸通常为Gluelayer及Barrier seed的厚度，但该结构也可以用于测量连接孔的其它尺寸。