[发明专利]数字基带芯片Gptimer模块自动测试电路结构、测试平台及方法

说明书

技术领域

本发明涉及集成电路技术领域，特别涉及集成电路芯片测试领域，具体是指一种数字基带芯片Gptimer定时器模块自动测试电路结构、测试平台及方法。

背景技术

ARM是英国一家知名微处理器企业，专门从事给予RISC技术的芯片设计开发。ARM公司的处理器具有性能高、成本低和能耗小的特点，使用于多种领域，如嵌入式控制、消费、教育类多媒体、DSP和移动式应用等。ARM架构是面向低预算市场设计的第一款RISC微处理器。

GPIO，(通用可编程输入输出口)是General Programmable Input Output的简称，也就是通用IO口。嵌入式系统中常常有数量众多，但是结构却比较简单的外部设备/电路，对这些设备/电路有的需要CPU为之提供控制手段，有的则需要被CPU用作输入信号。而且，许多这样的设备/电路只要求一位，即只要有开/关两种状态就够了，比如灯亮与灭。对这些设备/电路的控制，使用传统的串行口或并行口都不合适。所以在微控制器芯片上一般都会提供一个“通用可编程IO接口”，即GPIO。

在实际的MCU中，GPIO是有多种形式的。比如，有的数据寄存器可以按照位寻址，有些却不能按照位寻址，这在编程时就要区分了。比如传统的8051系列，就区分成可位寻址和不可位寻址两种寄存器。另外，为了使用的方便，很多芯片把glue logic等集成到芯片内部，增强了系统的稳定性能，比如GPIO接口除去两个标准寄存器必须具备外，还提供上拉寄存器，可以设置IO的输出模式是高阻，还是带上拉的电平输出，或者不带上拉的电平输出。这在电路设计中，外围电路就可以简化不少。

Gptimer是基于W-CDMA或者GSM时隙的一个定时器，有周期触发中断，单次触发中断，引导spi写操作，以及触发GPTO(GP Timer Output，GP定时器输出)写操作。

GPTO一般设计用于在某个特定时刻或时时向外部输出一个预先设置的值。并且随着需求而不断变化。

芯片测试对于基带芯片在研发过程中及其重要，一个好的测试方案，能够缩短开发周期，降低开发成本，使系统愈发稳定，让上层程序员更好更放心的去开发代码。作为基带芯片的核心模块之一：Gptimer(GPTO)，测试方案要趋于完整和方便。

在现有技术中，常规的基于ARM的基带芯片测试技术中，需要一个ARM ICE、一块基带芯片开发板，该方案需要专门制作一张专用的PCB板，而通常PCB板的制作周期比较长，这就导致了测试过程比较繁琐、测试周期较长、测试成本较高。同时，另一个问题是，GPTO需要和对应的GPIO引脚相连时才能测试其正确性，这样就大大限制了测试的灵活性和适应能力，给人们的工作带来了很大的障碍。

发明内容

本发明的目的是克服了上述现有技术中的缺点，提供一种能够实现数字基带芯片的Gptimer定时器模块的自动化测试、电路结构简单、测试过程方便快捷、有效提高测试的可移植性、通用性和可靠性、工作性能稳定可靠、适用范围较为广泛的数字基带芯片中的Gptimer定时器模块自动测试电路结构、测试平台及方法。

为了实现上述的目的，本发明的数字基带芯片Gptimer模块自动测试电路结构、测试平台及方法如下：

该数字基带芯片中Gptimer定时器模块的自动测试电路结构，包括数字基带芯片中的通用输入输出GPIO端口，其主要特点是，所述的数字基带芯片中的Gptimer模块与所述的通用输入输出GPIO端口相连接。

该数字基带芯片中Gptimer定时器模块的自动测试电路结构中的Gptimer定时器模块包括数个GPTO端口，所述的通用输入输出GPIO端口包括与所述的GPTO端口数量相对应的GPIO端口，所述的每个GPTO端口仅与一个GPIO端口相连接，且每个GPTO端口所连接的GPIO端口均不同。

该包含上述的电路结构的数字基带芯片中Gptimer定时器模块的自动测试平台，其主要特点是，所述的数字基带芯片为ARM数字基带芯片，所述的测试平台包括测试主机和ARM仿真器，所述的测试主机通过该ARM仿真器与所述的自动测试电路结构相连接。

该实现数字基带芯片中Gptimer定时器模块的自动测试平台中的ARM仿真器与该ARM数字基带芯片的JTAG接口相连接。

该数字基带芯片中Gptimer定时器模块的自动测试平台中的测试主机为PC机。

该基于上述的电路结构实现数字基带芯片中Gptimer定时器模块的自动测试的方法，其主要特点是，所述的方法包括以下步骤：

(1)对数字基带芯片中的Gptimer定时器模块进行复位操作；