[发明专利]锁相环电路及其控制方法有效
申请号: | 200910052964.X | 申请日: | 2009-06-12 |
公开(公告)号: | CN101572545A | 公开(公告)日: | 2009-11-04 |
发明(设计)人: | 任铮;胡少坚;周伟;唐逸;王勇;曹永峰;叶红波 | 申请(专利权)人: | 上海集成电路研发中心有限公司 |
主分类号: | H03L7/08 | 分类号: | H03L7/08;H03L7/00 |
代理公司: | 上海智信专利代理有限公司 | 代理人: | 王 洁 |
地址: | 201203上海*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 锁相环 电路 及其 控制 方法 | ||
技术领域
本发明涉及一种锁相环电路及其控制方法。
背景技术
自锁相的概念被提出以来,在电子和通讯领域得到了广泛的应用。锁相环 (Phase Lock Loop,PLL)电路广泛应用于时钟生成电路与通信电子线路。尽管锁 相技术经历几十年的发展已经得到非常成熟的应用,但是随着电子产品的复杂 化和多样化,对锁相环的应用提出了一个又一个的挑战。其中,锁相环设计的 一大挑战就是:如何让锁相环适用于不同的外围电路。通常,锁相环采用片外 低频率的晶振作为输入时钟,通过调节反馈分频器的分频数达到调节锁相环输 出频率的目的。这样,通过对反馈分频器进行编程控制,便实现了可编程控制 输出频率,从而达到扩大这种锁相环的应用范围。
上述方法在许多应用中被证明能有效地扩大锁相环的输出频率范围,但是 这样的做法会引起一些压控振荡有效频率范围变化的问题。其中,最主要的问 题是,由于输出频率以及反馈系数的改变会导致锁相环整个环路参数的变化, 而环路参数的变化会影响对锁相环的环路抖动(jitter)的抑制以及整个环路的稳 定性。锁相环的环路参数主要包括如下的三个:环路带宽,此参数描述锁相环 的相应率,通常取值为参考频率的1/20;阻尼系数,描述锁相环的环路的稳定 性,通常取值约为一;第三级极点,可以减小输出频率的周期抖动,取值应当 约为参考频率的1/2。这些参数取决于锁相环电路的一些参数,诸如电荷泵电流, 环路滤波器取值等。
请参阅图1,图1是一种现有技术的锁相环电路的方框图。该锁相环电路 10包括依次连接的鉴频鉴相器(phase detector)11、电荷泵(charge pump)12、环路 滤波器(loop filter)13、压控振荡器(V oltage Controlled Oscillator,VCO)14、分频 器15。该鉴频鉴相器11、该电荷泵12、该环路滤波器13、压控振荡器14、分 频器15连接形成一环路。
该锁相环电路10的传输函数为:
Kvco表示压控振荡器14对输入电压的增益,ICH表示该电流泵12输入到该环路 滤波器13的电流,上述传递函数可以写成由控制理论中的阻尼系数的表达式, 这样便得到整个两极锁相环的环路参数;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海集成电路研发中心有限公司,未经上海集成电路研发中心有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200910052964.X/2.html,转载请声明来源钻瓜专利网。