[发明专利]浮栅制造方法

说明书

技术领域

本发明涉及芯片制造领域，尤其涉及在闪存存储器制造过程中的浮栅制造方法。

背景技术

FLASH(闪存存储器)器件依照其结构的不同通常分为两种类型：叠栅器件和分栅器件。叠栅器件通常包括浮栅与控制栅，其中，浮栅位于控制栅和基底之间，处于浮置状态，用于存储数据；控制栅与字线相接，用于控制浮栅。浮栅和基底之间还包括隧穿氧化层，浮栅和控制栅之间还包括有隔离的介电层等。在每个闪存单元之间通过浅沟槽隔离(STI：shallow trench isolation)进行隔离。

随着半导体工艺技术的日益进步，器件密度越来越大，器件尺寸日益缩小，浅沟槽隔离的宽度也变得日渐变窄，变窄的浅沟槽隔离带来的问题是：

一.变窄的浅沟槽隔离减少控制栅至浮栅之间的耦合比(couple ratio)，使得外加在控制栅的电压无法作用在闪存上，造成资料无法写入或者擦除。

二：变窄的浅沟槽隔离容易引起相邻浮栅桥接，引起短路。

请参阅图1A～图1G，图1A～图1G为现有技术浮栅制造方法，包括步骤：

步骤a1，先在半导体衬底1的有源区表面上先形成垫介质层2以及氮化层3，用以在无源区形成浅沟道隔离时，保护有源区未受影响；所述垫介质层2的作用是作为氮化层3的缓冲层，降低氮化层3与半导体衬底1的应力，如截面示意图1A所示。

步骤a2，在半导体衬底1的无源区内通过刻蚀方法去除部分半导体衬底1，在该区域内形成一浅沟槽4，如截面示意图1B所示；然后在沟槽4内填充绝缘物，形成浅沟槽隔离5，如截面示意图1C所示。

接着，形成浅沟槽隔离5之后，所述氮化层3以及垫介质层2的作用已经完成，需要去除，如截面示意图1D以及图1E所示。

然后，在有源区的半导体衬底1上注入离子形成离子阱，离子注入之前，需要在其表面上生长一层牺牲层6，用以修复离子注入对半导体衬底1造成的晶格损伤，如截面示意图1F所示。

接着，采用湿法刻蚀去除牺牲层6。

在半导体衬底1的有源区表面上形成浮栅氧化层7，最后在所述浮栅氧化层7上形成浮栅8，如截面示意图1G所示。

由于在上述工艺步骤中，需要二道刻蚀工艺用以去除垫介质层2以及牺牲层6，因而相应地在横向宽度方向上刻蚀去除部分浅沟槽隔离5，造成浅沟槽隔离的宽度变窄。

发明内容

本发明要解决的技术问题是提供一种浮栅制造方法，以解决现有技术中过度刻蚀造成浅沟槽隔离变窄的问题。

为解决上述技术问题，本发明提供的一种浮栅制造方法，其步骤为：

在半导体衬底的有源区表面上形成垫介质层以及氮化层；

在半导体衬底的无源区内形成浅沟槽隔离，用于隔离相邻的有源区；

去除所述氮化层并清洗所述垫介质层，用于去除表面污染物；

对所述垫介质层进行高温退火处理；

通过所述垫介质层，在半导体衬底内进行离子注入，在半导体衬底内形成离子阱；

去除所述垫介质层；

在浅沟槽隔离两侧的有源区表面上形成浮栅氧化层；

在所述浮栅氧化层上形成浮栅。

进一步的，所述高温退火的温度范围为900～1000摄氏度，时间为30～120秒。

进一步的，所述垫介质层为氧化物、氮化物、氧化物与氮化物的组合。

进一步的，所述氧化物为二氧化硅。

进一步的，所述浮栅为多晶硅栅极或金属栅极。

进一步的，所述氮化层为氮化硅。

与传统芯片制造方法相比，本发明的浮栅制造方法，通过对垫氧化层清洗完毕后，进行退火处理，只需进行一道刻蚀去除工艺即可形成浮栅，相对现有技术，无需形成及去除牺牲氧化层的工艺，避免除去牺牲氧化层时在横向方向上刻蚀掉部分浅沟槽隔离，保持了浅沟槽隔离的横向宽度，增大了控制栅至浮栅之间的耦合比(couple ratio)，从而有效改善外加在控制栅的电压对存储资料的写入或者擦除，也避免了相邻浮栅桥接而引起短路的问题。

附图说明

图1A～图1G为现有技术制造浮栅的制造步骤截面示意图；

图2为本发明实施例中浮栅制造方法流程图。

具体实施方式

为了更清楚了解本发明的技术内容，特举具体实施例并配合所附图式说明如下。

请参阅图2所示的本发明实施例中浮栅制造方法流程图，并结合图1所示的截面示意图。

步骤1：在半导体衬底的有源区表面上形成垫介质层以及氮化层。