[发明专利]具有崩溃保护机制的锁相环

说明书

技术领域

本发明涉及锁相环技术，特别是涉及具有崩溃保护机制的锁相环。

背景技术

锁相环(PLL，Phase Locked Loop)被广泛应用于视频控制装置(video controller)中，以构成频率合成器、时钟发生器等。图1为一种锁相环的基本 结构，鉴相器(PFD，Phase Frequency Detector)110检测输入的参考时钟F_ref和反馈信号F_fb的频差和相差，产生脉冲控制信号UP、DN送入电荷泵(CP， charge pump)120；电荷泵120将脉冲控制信号UP、DN转换成电流I_p，对环 路滤波器(LP，Loop Filter)130的电容C_p进行充放电；环路滤波器130产生 控制电压V_ctrl送入压控振荡器(VCO，Voltage Control Oscillator)140；压控 振荡器140在控制电压V_ctrl升高时加快振荡频率，在控制电压V_ctrl降低时减 慢振荡频率。压控振荡器140的输出信号F_out经过分频器150产生反馈信号 F_fb；将反馈信号F_fb馈至鉴相器110，形成一个反馈系统。该反馈系统直到参 考时钟F_ref和反馈信号F_fb相位一致时，或者相差一个固定的值，将锁相环锁 定。反馈信号F_fb和参考时钟F_ref相位相差为恒值，所以两者的频率相等，因 此通过锁相环电路，可产生频率和相位被锁定到固定频率和相位的输出信号 F_out。

然而由于分频器无法对高频信号进行处理，当锁相环电路高速工作时， 在初始工作的一瞬间，所产生的反馈信号F_fb的频率可为任意值。例如压控振 荡器的工作范围为0-1000兆赫兹，参考时钟F_ref的频率为10兆赫兹；在电路 接通的瞬间，分频器150产生1500兆赫兹的反馈信号，反馈信号F_fb与参考 时钟F_ref的频率差范围超出了压控振荡器的正常工作范围，使反馈信号F_fb无 法被跟踪和比较检测到，锁相环电路将误认为所产生的反馈信号F_fb过小，因 此通过电荷泵120持续地对环路滤波器130进行驱动，从而使控制电压V_ctrl不断被提升，反馈信号F_fb不断地被提升，进而最终导致锁相环电路崩溃。

为了避免出现这样的情况，现有技术中对此有一些研究。专利号为 6369660的美国专利中公开了一种锁相环电路，参考图2，该方案提供了鉴相 器210、电荷泵220、环路滤波器230、压控振荡器240、分频器250以及崩 溃保护单元260；其中崩溃保护单元260包括边缘检测单元201、计时器202、 延时单元203以及电压钳制单元204。在具体实施例中，边缘检测单元201由 七个串联连接的非门N1-N7以及一个与非门A1组成，其中，末个非门N7的 输出信号作为与非门A1的一个输入信号，反馈信号作为非门N1的输入信号 以及与非门A1的另一个输入信号；计时器202由一个PMOS管M1、四个 NMOS管M2-M5以及一个电容C1组成，其中，边缘检测单元201的输出作 为计时器202的输入，与PMOS管M1的栅极相连接，PMOS管M1的源极 与电源电压VDD相连接；PMOS管M1的漏极与NMOS管M2的漏极相连接， NMOS管M2的源极与NMOS管M3的漏极相联接，NMOS管M3的源极与 NMOS管M4的漏极相联接，NMOS管M4的源极与NMOS管M5的漏极相 联接，NMOS管M5的源极与电压VSS相连接；NMOS管M2-M5的栅极相 串联并与VDD相连接；延时单元203由施密特触发器T1构成；电压钳制单 元204由两个NMOS管M6、M7构成，其中，NMOS管M6的漏极与栅极相 连接，作为电压钳制单元204的输出信号；NMOS管M6的源极与NMOS管 M7的漏极相联接，NMOS管M7的源极与电压VSS线连接，NMOS管M7 的栅极作为电压钳制单元204的输入端，接收由延时单元203所输出的信号。