[发明专利]CMOS晶体管及其制作方法

说明书

技术领域

本发明涉及半导体器件的制作领域，尤其涉及CMOS晶体管及其制作方法。

背景技术

互补式金属氧化物半导体(CMOS)晶体管是现代逻辑电路中的基本单元，其中包含PMOS与NMOS，而每一个PMOS(NMOS)晶体管都位于掺杂井上，且都由栅极(Gate)两侧基底中p型(n型)极/漏极区以及源极区与漏极区间的通道(Channel)构成。

现有形成CMOS的工艺如图1至图3，参考图1，首先提供半导体衬底100，所述半导体衬底100内包括n型掺杂阱102、p型掺杂阱104与隔离结构106，其中位于n型掺杂阱102上方与隔离结构106相邻的区域为PMOS有源区108，位于p型掺杂阱104上方与隔离结构106相邻的区域为NMOS有源区110。接着于PMOS有源区108与NMOS有源区110上形成栅介电层112，再于PMOS有源区108与NMOS有源区110的栅介电层112上的形成栅极114a、114b；用化学气相沉积法在半导体衬底100上形成氮化硅层116。

参考图2，接下来于NMOS有源区110上形成第一光刻胶层(未图示)，再以栅极114a与光刻胶层118为掩膜，向PMOS有源区108的半导体衬底100中注入p型离子，于栅极114a两侧的n型掺杂井102中形成p型低掺杂漏极120。于PMOS有源区108上形成第二光刻胶层(未图示)，再以栅极114b与光刻胶层122为掩膜注入n型离子，于栅极114b两侧的p型掺杂井104中形成n型低掺杂漏极124。

请参照图3，于栅极114a、114b的侧壁形成侧墙126，以形成栅极结构127a、127b；接着于NMOS有源区110上形成第三光刻胶层(未图示)，再以栅极结构127a与第三光刻胶层为掩膜注入p型离子，于栅极结构128a两侧的n型掺杂井102中形成p型源极/漏极区128a；于PMOS有源区108上形成第四光刻胶层(未图示)，再以栅极结构127b与第四光刻胶层为掩模注入n型离子，于栅极结构128b两侧的p型掺杂井104中形成n型源极/漏极区128b。

现有半导体器件的制作过程中，通过不断缩小器件尺寸，提高集成度来节省制造成本。但是在减小半导体器件尺寸的过程中，可能会导致器件内电性能迁移，尤其是CMOS晶体管中的多晶硅栅极之间的会产生漏电流。

发明内容

本发明解决的问题是提供一种CMOS晶体管及其制作方法，防止器件内电性能迁移，以及防止CMOS晶体管中的多晶硅栅极之间产生漏电。

本发明提供一种CMOS晶体管的制作方法，包括：提供半导体衬底，所述半导体衬底包括隔离结构、位于隔离结构之间的PMOS有源区和NMOS有源区，PMOS有源区与NMOS有源区相邻，其中，PMOS有源区形成有PMOS晶体管，NMOS有源区形成有NMOS晶体管；在半导体衬底上形成层间介质层，且层间介质层覆盖PMOS晶体管和NMOS晶体管，所述层间介质层的材料为氮氧化硅。

本发明还提供一种CMOS晶体管，包括：半导体衬底，所述半导体衬底包括隔离结构、位于隔离结构之间的PMOS有源区和NMOS有源区，PMOS有源区与NMOS有源区相邻；位于PMOS有源区半导体衬底上的PMOS晶体管；位于NMOS有源区半导体衬底上的NMOS晶体管；位于半导体衬底上且覆盖PMOS晶体管和NMOS晶体管的层间介质层，所述层间介质层的材料为氮氧化硅。

与现有技术相比，本发明具有以下优点：层间介质层的材料采用氮氧化硅，由于氮氧化硅的强绝缘特性，能在半导体器件集成度不断提高的过程中，改善多晶硅栅极之间的漏电流，提高半导体器件的电性能。

附图说明

图1至图3是现有制作CMOS晶体管的示意图；

图4是本发明制作CMOS晶体管的具体实施方式流程图；

图5至图8是本发明制作CMOS晶体管的实施例示意图；

图9和图10是在侧墙临界尺寸变化的情况下采用不同材料的层间介质层漏电流与累积概率的关系。

具体实施方式

本发明制作CMOS晶体管的工艺流程如图5所示，执行步骤S11，提供半导体衬底，所述半导体衬底包括隔离结构、位于隔离结构之间的PMOS有源区和NMOS有源区，PMOS有源区与NMOS有源区相邻，其中，PMOS有源区形成有PMOS晶体管，NMOS有源区形成有NMOS晶体管；执行步骤S12，在半导体衬底上形成层间介质层，且层间介质层覆盖PMOS晶体管和NMOS晶体管，所述层间介质层的材料为氮氧化硅。