[发明专利]栅极驱动器

权利要求书

1.一种栅极驱动器，包括：

多个移位寄存器；

每个移位寄存器包括多个时钟输入端子、一电压端子、一置位端子和一输出 端子；

所述多个移位寄存器依次串连在一起，其中，第一行移位寄存器的置位端子 与初始脉冲相连，其余移位寄存器的置位端子与前一行移位寄存器的输出端子相 连，每一行移位寄存器的输出端子与当前行栅极线相连；

每个移位寄存器包括第一控制部，第二控制部和输出部；

所述第一控制部和第一时钟输入端子相连，用于响应于多个时钟信号中的第 一时钟信号对第一节点进行控制；

所述第二控制部和第二时钟输入端子、电压端子、置位端子相连，所述电压 端子和外部电压信号线相连，用于响应于起始信号、外部电压信号和第二时钟信 号对第二和第三节点进行控制；

所述输出部和输出端子相连，用于响应于所述第一、第二和第三节点的电压 有选择地输出第三时钟信号和外部电压信号；

其特征在于，所述第二控制部包括响应于起始信号和第二时钟信号的第二节 点控制部，以及响应于第二时钟信号和外部电压信号的具有反相功能的第三节点 控制部，分别控制第二节点和第三节点处的电压，响应于外部电压信号的状态， 以转换所述第二和第三节点处电压状态；

所述第三节点控制部包括：

与所述外部电压信号线、直流参考电压信号线和所述第三节点(QBE)相连的 第四晶体管(T8)，用于响应于所述外部电压信号在所述第三节点处施加所述直 流参考电压(Vss)；

与所述第二时钟信号的输入线、第五晶体管(T12)和所述第三节点相连的第 六晶体管(T13)，用于响应于所述第五晶体管的高电平输出在所述第三节点处施 加所述第二时钟信号；

与所述第二时钟信号的输入线和所述第六晶体管(T13)相连的第五晶体管 (T12)，用于响应于所述第二时钟信号在所述第六晶体管(T13)栅极处施加所 述第二时钟信号；

与所述外部电压信号线、所述直流参考电压信号线和所述第六晶体管(T13) 栅极相连的第三晶体管(T7)，用于响应于所述外部电压信号在所述第六晶体管 (T13)栅极处施加所述直流参考电压信号。

2.根据权利要求1所述的栅极驱动器，其特征在于，所述第一控制部包括：

与所述起始信号的输入线相连的第一晶体管(T1)；

与所述第一晶体管(T1)、所述第一时钟信号的输入线和所述第一节点(Q)相连 的第二晶体管(T2)，用于响应于所述第一时钟信号将所述起始信号施加给所述第 一节点；

与所述第一节点(Q)、所述第二节点(QBO)和所述外部电压信号线相连的第三 晶体管(T3)，用于将所述直流参考电压信号(Vss)施加到所述第一节点(Q)；

与所述第一节点(Q)、所述第三节点(QBE)和所述外部电压信号线相连的 第四晶体管(T4)，用于将所述直流参考电压信号(Vss)施加到所述第一节点(Q)。

3.根据权利要求1所述的栅极驱动器，其特征在于，所述第二控制部包括：

与所述外部电压信号线、所述第二时钟信号的输入线和所述第二节点QBO相 连的第一晶体管(T5)，用于响应于所述第二时钟信号在所述第二节点(QBO)处 施加所述外部电压信号(VDD)；

与所述第二节点(QBO)、所述起始信号的输入线和所述直流参考电压信号线 相连的第二晶体管(T6)，用于响应于所述起始信号在所述第二节点处施加所述 直流参考电压信号(Vss)；

与所述第二时钟信号、所述外部电压信号线、所述直流参考电压信号线和所 述第三节点(QBE)相连的具有反相功能的第三节点控制部，用于响应于所述第二 时钟信号和所述外部电压信号在所述第三节点处有选择的施加所述直流参考电压 信号(Vss)和所述第二时钟信号。

4.根据权利要求1所述的栅极驱动器，其特征在于，所述输出部包括：

连接在所述第一节点和所述第三时钟信号的输入线之间的第一晶体管(T9)， 用于响应于所述第一节点的电压输出所述第三时钟信号；

与所述第一晶体管、所述第二节点和所述外部电压信号线相连的第二晶体管 (T10)，用于响应于所述第二节点处的电压输出；

与所述第一晶体管、所述第三节点和所述外部电压信号线相连的第三晶体管 (T11)，用于响应于所述第三节点处的电压输出。