[发明专利]在晶圆上构造铜金属线的方法和铜的CMP方法

说明书

技术领域

本发明涉及半导体集成电路制造技术领域，特别涉及一种在晶圆上构造铜金属线的方法和铜的CMP方法。

背景技术

在半导体集成电路工业中，铜越来越多地替代铝作为半导体晶圆中的导电器件或连接衬垫，这是由于相对于铝，铜具有更低的电阻抗以及更高的电子迁移率，能满足高频、高集成度、大功率、大容量、使用寿命长的要求。然而，目前还没有一种成熟的铜的蚀刻工艺，目前常采用如图1所示工艺流程在晶圆上构造铜金属线，包括如下步骤：步骤101：在晶圆表面沉积层间介质(Inner Level Dielectric，ILD)，层间介质为绝缘体材料。

步骤102：对层间介质进行光刻生成图形，该图形定义出沟槽结构。

步骤103：在晶圆上表面以及沟槽内壁依次沉积阻挡层，铜籽晶层。

步骤104：用电化学沉积(ECD)方法在铜籽晶层上继续沉积铜，铜填充在所述沟槽中，形成铜金属线。

步骤105：对晶圆进行铜的化学机械抛光(Chemical Mechanical Polish，CMP)，以便去除多余的铜。

CMP就是在无尘室的大气环境中，利用机械力对晶圆表面作用，在表面薄膜层产生断裂腐蚀的动力，使晶圆表面趋于平坦化，以便进行后续的工艺步骤(如光刻)。而这部分必须籍由研磨液中的化学物质通过反应来增加其蚀刻的效率。CMP工艺中最重要的两大组件便是研磨液(slurry)和研磨垫(platen)。

现有的Cu-CMP抛光工艺包括三个研磨过程：第一步、在第一研磨垫(Platen1)上进行粗加工研磨，通过较大的材料去除率(Material Removal rate，MRR)去除大量的铜形成初步平坦化，研磨终点依据铜在晶圆表面剩余的厚度进行设置，例如研磨终点设置为剩余铜的厚度为2000埃至3000埃；第二步、在第二研磨垫(Platen2)上进行精加工研磨，为了精确控制研磨终点，用相对较小的MRR去除剩余的铜，在到达研磨终点时为了确保所有层间介质表面上的铜都已经被去除而达到隔离目的，还要进行一定时间的过度抛光(over polish，OP)处理；第三步、在第三研磨垫(Platen3)上进行研磨，去除阻挡层(barrier)和一定量的层间介质以进一步提高表面平坦化程度，减少缺陷。各步所采用的浆料成分决定其效用。其中，前两步以铜的化学反应为主，其主要目的是去除铜，对于去除阻挡层和层间介质的贡献则很小；而第三步以机械研磨作用为主，主要去除阻挡层和层间介质。

理想情况下，经过CMP处理后，晶圆的上表面应当处处都是完全平坦的，然而实际情况却是往往在金属线处出现凹陷，也就是说，铜的高度要低于其周围的层间介质的高度。

图2a至图2d示出了在Cu-CMP过程中，晶圆的上表面附近的一个微观局部的截面变化的过程。如图2a所示为CMP之前的该微观局部的截面，包括层间介质201，层间介质201形成了一个沟槽结构，沿着该沟槽结构的内壁以及层间介质的上表面覆盖薄膜状的阻挡层202，在阻挡层202的上表面则是ECD方法沉积的铜203。铜203不仅填充在沟槽结构中，也覆盖在沟槽结构之外阻挡层202的上表面，并且铜203的上表面是不平坦的。

图2b示出了晶圆在第一研磨垫进行研磨之后，该微观局部的截面。在图2b所示截面中，铜203中的一部分已被除去(如虚线部分所示)，铜203的上表面变得平坦，但在沟槽结构以外的阻挡层202的上表面仍然覆盖有铜。

图2c示出了晶圆在第二研磨垫进行研磨后，该微观局部的截面。其中，沟槽结构以外的阻挡层202的上表面只有少量的铜203残余，而沟槽结构中填充的铜203的上表面已经出现了一定程度的凹陷。

图2d示出了在晶圆完成CMP过程之后的该微观截面。其中，沟槽结构之外的层间介质201上表面的阻挡层202以及铜203已被除去，而沟槽结构中的铜203的上表面形成了明显的凹陷。

从以上晶圆的微观截面变化过程可以看出，造成CMP之后金属线处凹陷现象的一个很重要的原因是：铜与层间介质的硬度差异较大，在第三研磨垫上进行研磨时，虽然该步骤的目的主要是去除沟槽结构之外的阻挡层，但铜的MRR会超过层间介质以及阻挡层的MMR，铜的损失过大就会造成金属线处的凹陷。而金属线处的凹陷不仅会对金属线的导电性能造成不良影响，而且会破坏晶圆表面的平坦度，从而影响到后续加工工艺。

发明内容

有鉴于此，本发明的目的在于，提出一种在晶圆上构造铜金属线的方法和铜的CMP方法，可以有效减小CMP之后铜金属线处凹陷的程度。