[发明专利]刻蚀方法有效
| 申请号： | 200910054941.2 | 申请日： | 2009-07-16 |
| 公开（公告）号： | CN101958245A | 公开（公告）日： | 2011-01-26 |
| 发明（设计）人： | 王新鹏;韩秋华 | 申请（专利权）人： | 中芯国际集成电路制造(上海)有限公司 |
| 主分类号： | H01L21/311 | 分类号： | H01L21/311;H01L21/768 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 李丽 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 刻蚀 方法 | ||
1.一种刻蚀方法，其特征在于，包括：
提供晶圆，所述晶圆表面具有介质层；
在所述介质层表面形成缓冲层；
在所述缓冲层表面形成底部抗反射层；
在所述底部抗反射层表面形成光刻胶图形，所述光刻胶图形具有两种或两种以上的密度的图案；
以所述光刻胶图形为掩膜，刻蚀底部抗反射层，形成底部抗反射层图形；
以所述光刻胶图形、底部抗反射层图形为掩膜，刻蚀缓冲层，形成缓冲层图形；
减薄底部抗反射层图形；
以底部抗反射层图形、缓冲层图形为掩膜，刻蚀介质层，形成接触孔。
2.如权利要求1所述的刻蚀方法，其特征在于：所述形成缓冲层的工艺可以为化学气相沉积工艺，所述缓冲层材料选自SiO2、Si2N3或者SiON。
3.如权利要求1所述的刻蚀方法，其特征在于：所述刻蚀底部抗反射层的工艺为等离子体刻蚀工艺。
4.如权利要求1所述的刻蚀方法，其特征在于：所述刻蚀缓冲层的工艺为等离子体刻蚀工艺。
5.如权利要求1所述的刻蚀方法，其特征在于：所述减薄底部抗反射层图形的减薄厚度根据底部抗反射层的厚度、底部抗反射层的刻蚀速率来设定。
6.如权利要求1所述的刻蚀方法，其特征在于：所述减薄底部抗反射层图形为采用CF4、CHF3、CH2F2、CH3F、C4F8或者C5F8中的一种或者几种作为反应气体来减薄底部抗反射层图形。
7.如权利要求6所述的刻蚀方法，其特征在于：所述用CF4减薄底部抗反射层图形与刻蚀底部抗反射层、刻蚀缓冲层工艺在同一设备中完成，并集成在同一制程的程式中。
8.如权利要求6所述的刻蚀方法，其特征在于：所述用CF4处理底部抗反射层具体工艺参数为：腔体压力为100毫托至200毫托，源功率为1000瓦至2000瓦，偏置功率为0瓦，直流偏压为0伏特，CF4流量为每分钟50标准立方厘米至每分钟200标准立方厘米。
9.如权利要求1所述的刻蚀方法，其特征在于，所述接触孔与晶体管的源极区或者漏极区对应。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司，未经中芯国际集成电路制造(上海)有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/200910054941.2/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
