[发明专利]一种降低寄生电容的键合焊盘及其制备方法

权利要求书

1.一种键合焊盘，包括焊盘金属层、形成于半导体衬底上的第一半导体掺杂阱区和形成于第一半导体掺杂阱区中的第一半导体高掺杂区，焊盘金属层通过若干接触连接于第一半导体高掺杂区，其特征在于，还包括第二半导体掺杂区，所述第二半导体掺杂区位于第一半导体掺杂阱区中、且位于第一半导体高掺杂区的大致正下方，所述第二半导体掺杂区在平行于半导体衬底上表面的截面的面积小于第一半导体掺杂阱区在平行于半导体衬底上表面的截面的面积，所述第二半导体掺杂区使第一半导体高掺杂区和位于第二半导体掺杂区下方的第一半导体掺杂阱区之间电学隔离。

2.根据权利要求1所述的键合焊盘，其特征在于，所述第二半导体掺杂区的掺杂浓度和第一半导体掺杂阱区的掺杂浓度相互匹配，使在第二半导体掺杂区四周的、大致同一高度的第一半导体掺杂阱区形成使第一半导体高掺杂区和位于第二半导体掺杂区下方的第一半导体掺杂阱区之间电学隔离的全耗尽区。

3.根据权利要求1所述的键合焊盘，其特征在于，所述半导体衬底为P型半导体衬底，所述第一半导体掺杂阱区和所述第一半导体高掺杂区为N型半导体掺杂，所述第二半导体掺杂区为P型半导体掺杂。

4.根据权利要求3所述的键合焊盘，其特征在于，所述P型半导体掺杂为形成P型静电放电区的掺杂。

5.根据权利要求1所述的键合焊盘，其特征在于，所述第一半导体高掺杂区在平行于半导体衬底上表面的截面的面积小于第一半导体掺杂阱区在平行于半导体衬底上表面的截面的面积。

6.根据权利要求1所述的键合焊盘，其特征在于，所述焊盘金属层是一层或一层以上，包括用于连接底层焊盘金属层和第一半导体高掺杂区的若干接触。

7.根据权利要求1或6所述的键合焊盘，其特征在于，所述焊盘金属层是两层或两层以上，包括用于连接底层焊盘金属层和第一半导体高掺杂区的若干接触以及用于连接不同焊盘金属层的若干通孔。

8.根据权利要求1所述的键合焊盘，其特征在于，所述焊盘金属层在平行于半导体衬底上表面的截面的面积小于或等于第一半导体高掺杂区在平行于半导体衬底上表面的截面的面积。

9.根据权利要求1所述的键合焊盘，其特征在于，所述第一半导体掺杂阱区、第二半导体掺杂区和第一半导体高掺杂区通过离子注入实现。

10.根据权利要求1所述的键合焊盘，其特征在于，第一半导体掺杂阱区在垂直于半导体衬底上表面方向的厚度范围为0.4μm至2μm。

11.根据权利要求1所述的键合焊盘，其特征在于，第二半导体掺杂区在垂直于半导体衬底上表面方向的厚度范围为0.3μm至1μm。

12.根据权利要求1所述的键合焊盘，其特征在于，第一半导体高掺杂区在垂直于半导体衬底上表面方向的厚度范围为0.1μm至0.8μm。

13.根据权利要求1所述的键合焊盘，其特征在于，所述第二半导体掺杂区在平行于半导体衬底上表面的截面图形为正方形。

14.根据权利要求1所述的键合焊盘，其特征在于，所述第二半导体掺杂区在平行于半导体衬底上表面的截面图形为长方形。

15.一种制备如权利要求1所述键合焊盘的方法，其特征在于，包括以下步骤：

(1)提供半导体衬底，在所述半导体衬底的上表层通过半导体掺杂，形成第一半导体掺杂阱区；

(2)在所述第一半导体掺杂阱区中通过半导体掺杂形成第二半导体掺杂区；所述第二半导体掺杂区在平行于半导体衬底上表面的截面的面积小于第一半导体掺杂阱区在平行于半导体衬底上表面的截面的面积；

(3)在所述第二半导体掺杂区的上表层通过半导体掺杂形成第一半导体高掺杂区；所述第二半导体掺杂区使第一半导体高掺杂区和位于第二半导体掺杂区下方的第一半导体掺杂阱区之间电学隔离；

(4)在所述第一半导体高掺杂区的正上方构图形成焊盘金属层。

16.根据权利要求15所述的方法，其特征在于，所述第二半导体掺杂区的掺杂浓度和第一半导体掺杂阱区的掺杂浓度相互匹配，使在第二半导体掺杂区四周的、大致同一高度的第一半导体掺杂阱区形成使第一半导体高掺杂区和位于第二半导体掺杂区下方的第一半导体掺杂阱区之间电学隔离的全耗尽区。